文档介绍：华中科技大学
硕士学位论文
应用于Sigma-Delta ADC中可变抽取率数字滤波器的研究与设计
姓名:李晶
申请学位级别:硕士
专业:软件工程
指导教师:邹雪城
20080520
摘要
Sigma-Delta ADC是一种低速,高精度的过采样模数转换器,由于这类模数转换
器可充分利用现代VLSI技术高速、高集成度的优点,又可以避免模拟元器件失配对传
统Nyquist率ADC精度的限制,因此它已广泛的应用于信号采集和处理、数字通信、自
动检测、自动控制和多媒体技术等领域。目前业界Sigma-Delta ADC最高实现精度已
达到24位。
在Sigma-Delta ADC中,尽管调制器部分决定了ADC的转换精度和转换速率,但
整个芯片的面积和功耗却是由滤波器部分来决定的。本文对抽取滤波器的工作原理和
设计技术进行了研究,并就如何优化电路结构,提高电路性能作了具体分析,采用多
种技术以节省硬件开销和降低功耗。此外,在给定的过采样频率下,如果固定了滤波
器的阶数和系数,那么也就固定了该ADC输入信号的带宽和最终输出精度,从而限定
了其应用范围,造成了设计时间和资源上的浪费。
基于以上考虑,本文以用于无线传感器网络节点芯片中的Sigma-Delta ADC为研
究对象,提出了一种可变抽取率数字滤波器的设计方案。在本设计中,ADC过采样频
率为4 MHz,其输入信号有四种不同的带宽:3 k、7 k、15 k、31 k。对于不同带宽的
输入信号,通过外部的控制电路,对滤波器的阶数和系数进行选择,从而得到四种不
同的输出精度:14 bit、12 bit、10 bit、8 bit。
整个设计过程经历了Matlab系统级仿真,滤波器RTL级代码的编写,并用调制器
的输出作为激励在Modelsim中完成了对代码的验证仿真,然后,采用华虹NEC µm
工艺库进行了综合,并对综合后的滤波器门级网表进行了时序验证和功能验证,最后
完成了布局布线,提交了电路版图。

关键词:Sigma-Delta ADC,Sigma-Delta调制器,抽取滤波器,可变抽取率

I
Abstract
Sigma-Delta ADC is an oversampling Analog-to-Digital Converter with high
resolution and low transition rate. These converters exploit the enhanced speed and circuit
density of modern VLSI technologies and e limitation on resolution that result
from ponent mismatching. Now sigma-delta ADC has been widely used in the
fields of signal processing, munication, automation control and multimedia. So
far, sigma-delta ADC with 24 bit resolution has the highest resolution in industry.
The resolution and conversion speed of sigma-delta ADC are determined by the
performance of the modulator, but its area and power consumption are mainly determined
by the decimation filter. The principles and design methods of the decimation filter are
studied in this thesis. Furthermore, the ways to optimize the circuit architecture and
improve the circuit performance are analyzed. On the other hand, for a given oversampling
frequency, decimation filter with fixed orders and fixed coefficients also fixs the bandwidth
of input si