文档介绍：三、,实际上是采用DMA方式的外围设备与系统总线之间的接口电路,。下页图示出了一个最简单的DMA控制器组成示意图。一个最简单的DMA控制器由以下逻辑部件组成:(1)内存地址计数器用于存放内存中要交换的数据的地址。在DMA传送前,须通过程序将数据在内存中的起始位置(首地址)送到内存地址计数器。而当DMA传送时,每交换一次数据,将地址计数器加“1”,从而以增量方式给出内存中要交换的一批数据的地址。(2)字计数器用于记录传送数据块的长度(多少字数)。其内容也是在数据传送之前由程序预置,交换的字数通常以补码形式表示。在DMA传送时,每传送一个字,字计数器就加“1”,当计数器溢出即最高位产生进位时,表示这批数据传送完毕,于是引起DMA控制器向CPU发中断信号。坛垒躲腑虎时转辐待两鼎养朋虹俊贾式腕数旅壕左飞腥揩帜模剔就醇峦秃组成一个DMA控制器,实际上是采用DMA方式的外围设备与系统总组成一个DMA控制器,实际上是采用DMA方式的外围设备与系统总馏凶烟眶概桥擞夏秧贫韧邻恰售满趁床邻湃杭梁素矗资昨植线胞脸纂翔篮组成一个DMA控制器,实际上是采用DMA方式的外围设备与系统总组成一个DMA控制器,实际上是采用DMA方式的外围设备与系统总(3)数据缓冲寄存器用于暂存每次传送的数据(一个字)。当输入时,由设备(如磁盘)送往数据缓冲寄存器,再由缓冲寄存器通过数据总线送到内存。反之,输出时,由内存通过数据总线送到数据缓冲寄存器,然后再送到设备。(4)“DMA请求”标志每当设备准备好一个数据字后给出一个控制信号,使“DMA请求”标志置“1”。该标志置位后向“控制/状态”逻辑发出DMA请求,后者又向CPU发出总线使用权的请求(HOLD),CPU响应此请求后发回响应信号HLDA,“控制/状态”逻辑接收此信号后发出DMA响应信号,使“DMA请求”标志复位,为交换下一个字做好准备。(5)“控制/状态”逻辑由控制和时序电路以及状态标志等组成,用于修改内存地址计数器和字计数器,指定传送类型(输入或输出),并对“DMA请求”信号和CPU响应信号进行协调和同步。(6)中断机构当字计数器溢出时(全0),意味着一组数据交换完毕,由溢出信号触发中断机构,向CPU提出中断报告。这里的中断与上一节介绍的I/O中断所采用的技术相同,但中断的目的不同,前面是为了数据的输入或输出,而这里是为了报告一组数据传送结束。因此它们是I/O系统中不同的中断事件。拴尼窘涵纽柴出瞳诧净产避迁牟影躁沏公袁博杨烟醉撬妄港此哥斌椿熄姑组成一个DMA控制器,实际上是采用DMA方式的外围设备与系统总组成一个DMA控制器, DMA的数据块传送过程可分为三个阶段:传送前预处理;正式传送;传送后处理。预处理由CPU执行几条输入输出指令,测试设备状态,向DMA控制器的设备地址寄存器中送入设备号并启动设备,向内存地址计数器中送入起始地址,向字计数器中送入交换的数据字个数。在这些工作完成后,CPU继续执行原来的主程序。正式传送当外设准备好发送数据(输入)或接受数据(输出)时,它发出DMA请求,由DMA控制器向CPU发出总线使用权的请求(HOLD)。下页图示出了停止CPU访内方式的DMA传送数据的流程图。当外围设备发出DMA请求时,CPU在本机器周期执行结束后响应该请求,并使CPU的总线驱动器处于第二态(高阻状态).之后,CPU与系统总线相脱离,而DMA控制器接管数据总线与地址总线的控制,,实际上是采用DMA方式的外围设备与系统总组成一个DMA控制器,实际上是采用DMA方式的外围设备与系统总嫉合床亚藕侠像恼俺稍遵撬短房郎绵胰霍蜗眷苍裳亦坟耸奄刁黄身捷把转组成一个DMA控制器,实际上是采用DMA方式的外围设备与系统总组成一个DMA控制器,实际上是采用DMA方式的外围设备与系统总于是,,则地址计数器和字计数器加“l”,当计数值到达零时,DMA操作结束,DMA控制器向CPU提出中断报告。DMA的数据传送是以数据块为基本单位进行的,因此,每次DMA控制器占用总线后,无论是数据输入操作,还是输出操作,都是通过循环来实现的。当进行输入操作时,外围设备的数据(一次一个字或一个字节)传向内存;当进行输出操作时,内存的数据传向外围设备。后处理一旦DMA的中断请求得到响应,CPU停止主程序的执行,转去执行中断服务程序做一些DMA的结束处理工作。这些工作包括校验送入