清华大学VLSI6.pptx

文档介绍：2020/1/271第六章电路参数提取2第一节信号传输延迟数字电路的延迟由四部分组成:门延迟连线延迟扇出延迟大电容延迟一、CMOS门延迟3上升时间tr:输出信号波形从“1”电平的10%上升到90%需要的时间。即:V0:10%~90%Vdd。下降时间tf:输出信号波形从“1”电平的90%下降到10%需要的时间。即:V0:90%~10%Vdd。延迟时间td:输入电压变化到50%Vdd的时刻到输出电压变化到50%Vdd时刻之间的时间差。4前级反相器的负载电容约为后级反相器的两个晶体管栅电容之和:Cl=Cgp+Cgn=Cox(WpLp+WnLn)=C(WpLp+WnLn)51、下降时间:设:-Vtn过程中,N管工作在饱和区Cl上的电压从Vdd-,N管工作在线性区根据放电电流的瞬态方程:6(1)当Vo>Vdd-Vtn时:令:-Vtn时间为tf1(2)当Vo<Vdd-Vtn时:令:Vo从Vdd-:设:Vtn==5v2、上升时间:由充电电流的瞬态方程:8(1)当Vo<|Vtp|时:令:|Vtp|时间为tr1(2)当Vo>|Vtp|时:令:Vo从|Vtp|:设:|Vtp|=:时,有:10两管尺寸相同时,上升延迟时间比下降延迟时间长,这是因为电子迁移率大于孔穴迁移率的原因。若要求tr=tf,则要求n=p即: