文档介绍：1硬件加速器的设计(Verilog 1364-2001)硬件加速器的设计(Verilog 1364-2001)-- 建模、仿真、综合、验证和实现---- 建模、仿真、综合、验证和实现--北京航空航天大学夏宇闻北京航空航天大学北京航空航天大学夏宇闻夏宇闻2课时安排和学****方法课时安排和学****方法课时安排和学****方法?四次讲课每次3小时;?下课后自己阅读材料在助教指导下做实验4小时;?课堂3 x 4 =12小时,自己看书20 小时,做实验20 小时,共计52小时;?理论与实践结合的学****方法;?考核方法:修改课上介绍的设计,使其具有更高的性能。??四次讲课每次四次讲课每次33小时;小时;??下课后自己阅读材料在助教指导下做实下课后自己阅读材料在助教指导下做实验验44小时;小时;??课堂课堂3 x 4 =123 x 4 =12小时,自己看书小时,自己看书20 20 小时小时,,做做实验实验20 20 小时,共计小时,共计5252小时;小时;??理论与实践结合的学****方法;理论与实践结合的学****方法;??考核方法:修改课上介绍的设计,使其考核方法:修改课上介绍的设计,使其具有更高的性能。具有更高的性能。3讲课的主要内容讲课的主要内容讲课的主要内容?硬件加速器的一般概念?为什么要研究硬件加速器?设计硬件加速器基本方法:流水线和硬件复制?软件/硬件的划分原则?算法核心(Kernel)?多主设备共享内存系统??硬件加速器的一般概念硬件加速器的一般概念??为什么要研究硬件加速器为什么要研究硬件加速器??设计硬件加速器基本方法:设计硬件加速器基本方法:流水线流水线和和硬件复制硬件复制??软件软件//硬件的划分原则硬件的划分原则??算法核心(算法核心(KernelKernel))??多主设备共享内存系统多主设备共享内存系统4讲课的主要内容讲课的主要内容讲课的主要内容?设计举例?视频图像边缘检测?算法的原理?卷积表?算法的伪码表示?中间值和最终值的比特需求?处理阶段的划分??设计举例设计举例??视频图像边缘检测视频图像边缘检测??算法的原理算法的原理??卷积表卷积表??算法的伪码表示算法的伪码表示??中间值和最终值的比特需求中间值和最终值的比特需求??处理阶段的划分处理阶段的划分5讲课的目的讲课的目的讲课的目的?提醒材料上容易忽略的内容;?指出重点和关键点;?帮助同学理解材料上的难点;?自己看材料、上机练****为主;?互相认识,以便交流。??提醒材料上容易忽略的内容;提醒材料上容易忽略的内容;??指出重点和关键点;指出重点和关键点;??帮助同学理解材料上的难点;帮助同学理解材料上的难点;??自己看材料、上机练****为主;自己看材料、上机练****为主;??互相认识,以便交流。互相认识,以便交流。6一般概念一般概念一般概念?在嵌入式DSP系统中,对处理器有很高的要求,编写专用的嵌入式软件,采用高档的DSP处理器芯片有时也无法达到系统对算法运算速度的要求,即使能达到性能价格比太差。?不得不设计专用硬件;?采用硬件复制和流水线方法;?增加并行性;?还需要控制成本。??在嵌入式在嵌入式DSPDSP系统中,对处理器有很高的要系统中,对处理器有很高的要求,编写专用的嵌入式软件,采用高档的求,编写专用的嵌入式软件,采用高档的DSPDSP处理器芯片有时也无法达到系统对算法运算速处理器芯片有时也无法达到系统对算法运算速度的要求,即使能达到性能价格比太差。度的要求,即使能达到性能价格比太差。??不得不设计专用硬件;不得不设计专用硬件;??采用硬件复制和流水线方法;采用硬件复制和流水线方法;??增加并行性;增加并行性;??还需要控制成本。还需要控制成本。7一般概念一般概念一般概念?数据的互相依赖性;?中间数据的保存;?硬件的复制;?用一个时钟在几个并行硬件中可同时完成多个操作;?时钟的频率也可以提高。??数据的互相依赖性;数据的互相依赖性;??中间数据的保存;中间数据的保存;??硬件的复制;硬件的复制;??用一个时钟在几个并行硬件中可同时完用一个时钟在几个并行硬件中可同时完成多个操作;成多个操作;??时钟的频率也可以提高。时钟的频率也可以提高。8一般概念一般概念一般概念步骤1步骤2步骤3寄存器寄存器寄存器图流水线在复杂应用中要复合应用流水线和硬件复制在复杂应用中要复合应用流水线和硬件复制方法方法9加速算法核心(kernel)引起的性能改善的量化:设执行算法核心所占的时间比例为f。则执行非算法核心的时间为(1- f ),因此有: t = ft + ( 1-f ) t 如果加速器能把算法核心的处理速度提高到原来的s 倍,则算法核心的处理时间就缩短到原来的1/s,非算法核心的处理时间不变。因此,这个算法总的运行时间为:t