文档介绍：:..实验报告学生:学院:专业:学号:指导老师:目录一、实验名称: 3二、实验目的: 3三、实验任务: 3四、实验原理: : 4①功能 4②实现: 5①功能 5②实现 : 6①功能: 6②实现 : 7①功能 7②实现 : 8①功能 8②实现 9①功能 9②实现 10①功能: 10②实现: : 10六、误差分析: 12七、实验结论: 12八、程序附录: : : : : : : : 19一、实验名称:基于FPGA的数字频率计的设计二、实验目的:学****VHDL语言并使用它完成频率计的设计,使学生不断的加深对VHDL描述语言的掌握,以及不断总结由软件来实现硬件的特点,学会程序与芯片的对接,为以后的工作和更进一步的学****学****打好基础。三、实验任务:基于FPGA采用硬件描述语言VHDL,在软件开发平台ISE上设计出一个数字频率计,使用ModelSim仿真软件对VHDL程序做仿真并下载到芯片完成实际测量。要求:其频率测量范围为10Hz~10MHz,测量结果用6只数码管显示。有三个带锁按键开关(任何时候都只能有一个被按下)被用来选择1S、。有两只LED,一只用来显示闸门的开与闭,另一只当计数器溢出时做溢出指示。四、实验原理:频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟(本实验采用50MHz的石英振荡器作为基准时钟),对比测量其他信号的频率。通常情况下计数每秒内待测信号的脉冲个数,此时我们称闸门时间为1S,闸门时间也可以大于或小于1S。闸门时间越长,得到的频率值就准确,但闸门时间越长则每测一次频率的间隔就越长;闸门时间越短,测得频率值刷新就越快,但测得的频率精准度会受到影响。频率是指周期性信号在单位时间(一秒)内变化的次数。若在一定时间T内计得这个周期信号变化的次数为N,则其频率可表达:f=N/T所以将N和T分别测量出来即可得出测量频率。因此需要的模块有:计数器、基准时钟、门控电路,由此得出基本原理图如下所示:工作原理:把被测信号①(以正弦波为例)通过脉冲形成电路转变成脉冲②(实验室直接测量方波,即相当于跳过放大整形)其重复频率等于被测频率,,然后将它加到闸门的一个输入端。闸门出门控信号④来控制开、闭时间,只有在闸门开通时间T内,被计数的脉冲⑤才能通过闸门,被送到十进制电子计数器进行计数。考虑到测量范围和显示要求,需要对上面原理图做完善,需要添加:分频器、数据锁存器、扫描显示的控制子系统(包括显示译码和扫描控制)、两只LED指示闸门通断和计数器溢出,由此得出如下完善之后原理图:五、实验步骤:先对各个模块进行设计仿真,保证每个模块的正常运行,最后将各个模块进行汇总连接,编写top顶层文件,最后对top文件进行仿真测试,测试好之后下载到芯片进行实际测量。:①功能:对石英振荡器产生的信号进行分频,得到10Hz、100Hz和1KHz三个基准频率,提供标准闸门时间控制信号以精确控制计数器的开闭;同时将1KHz的信号作为扫描显示译码模块的时钟,以产生扫描选择信号。②实现:分频器的功能是由于闸门时间只有1S,,,且在数码管显示时采用动态扫描的方法,需要产生1kHz的扫描信号,由于本设计将下载到开发板上,其提供的标准时间是48MHz,所以要对系统的48MHz时钟信号进行分频,以产生符合要求的各频率信号:先由系统时钟50MHz分频出1kHz作为数码管显示的动态扫描信号,,,由100Hz分频出10Hz产生1S的计数闸门信号脉冲。由此写出分频器的VHDL程序(见程序附录1),仿真模块如图所示:到此完成了对分频器模块的设计和仿真。:①功能:实现对输入的几个闸门信号的手动选择,将选择的闸门信号有fref输出到下一个模块,同时输出小数点的控制信号dp1。②实现:采用数字电路里所学的多路复用器原理,s(2:0)为选择端,f1,f10,f100为被选时基信号输入端,通过选择端s来控制哪一个时基型号被选择输出:当s(2:0)为100时,f1的输入时基信号被选中,被赋值给输出端口fref输出,此时dp1(2)有效,其余的无效,点亮对应连接的小数点;当s(2:0)为010时,f10时基信号被选中,被赋值给输出端口fref输出,此时dp1(1)有效,其