文档介绍：-本章概要VHDL语言的出现使得许多PLD设计都是基于VHDL的设计流程,但是基于原理图的设计也有着重要应用。例如,对于一个简单数字系统设计而言,顶层文件使用原理图设计,这样做设计比较直观,容易理解,要比使用HDL例化语句描述简单。该章还是通过秒表的设计示例介绍基于原理图的设计流程。在这里需要说明的是,一个有经验的EDA设计人员,会使用基于HDL语言、原理图和IP核的混合设计方法完成设计,这些设计方法可能使用在设计的各个模块中,而不会只局限在顶层模块中。第7章基于原理图的设计输入-工程建立在建立工程前,需要将示例文件从光盘上拷到创建工程的路径下。该设计完成一个比赛用的秒表计时器。(设计文件通过/techsup/tutorials/)。下面给出基于原理图设计流程的工程建立步骤:1、,或者在开始菜单->所有程序->->ProjectNavigator。在ISE主界面中选择File->NewProject。,桌面出现下面的界面;第7章基于原理图的设计输入--工程建立2、在ProjectLocation域内,由设计人员给出保存工程的路径;3、在Projectname域内,由设计人员给出工程名wtut_sc;4、在Top-LevelSourceType域内,选择原理图Schematic,单击下一步;,桌面出现下面的界面;第7章基于原理图的设计输入--工程建立5、在DeviceProperties界面中,选择合适的产品范围(ProductCategory)、芯片的系列(Family)、具体的芯片型号(Device)、封装类型(Package)、速度信息(Speed),此外,在该界面中还要选择综合工具(SynthesisTool)、仿真工具(Simulator)和设计语言(PreferredLanguage)。;6、连续两次用鼠标点击下一步按钮,。在该界面中,第7章基于原理图的设计输入--工程建立点击“AddSource”按钮。添加下列文件:,,,,,并单击open按钮,单击下一步按钮,然后完成新工程的建立;7、在确认所有设计文件和Synthesis/Imp+Simulation选项关联后,单击ok;第7章基于原理图的设计输入-设计描述在该设计中,采用了层次化的、基于原理图的设计方法。该设计的顶层文件是由原理图生成,而顶层文件下面的其它模块可以用VHDL语言、原理图或IP核生成。该设计就是完成一个还未完成的工程。通过这个设计流程,读者可以完成和产生其它的模块。当设计完成后,可以通过仿真验证设计的正确性。。该例子的输入、输出信号和功能模块与前一章的例子完全一样。