文档介绍：可编程逻辑器件及EDA技术实验报告一、组合逻辑电路设计数字逻辑电路按照逻辑功能特点分为两类,一类是组合逻辑电路,简称为组合电路;另一类是时序逻辑电路,简称为时序电路。组合电路特点是电路任意时刻输出状态只取决该时刻输入状态,而与该时刻钱电路状态无关。1、逻辑门电路设计实验原理:逻辑门电路包括基本逻辑门电路与符合逻辑门电路。VHDL语言可以直接支持逻辑运算符共有七种逻辑运算,它们是:NOT逻辑非AND逻辑与NAND逻辑与非OR逻辑或NOR或非XOR异或XNOR异或非实验内容:例3-2参考程序:libraryieee;;;;entityexample3_2isport(a,b,c,d:instd_logic;f:outstd_logic_vector(3downto0));endexample3_2;architecturebehavioralofexample3_2isbeginf(0)<=(aandb)or(bandc)or(notbandnotc);f(1)<=(aandbandc)ornot(notaornotbornotc);f(2)<=(axorbxorc)or(not(d)and(aorc));f(3)<=not((aandb)xor(candd))or((aandbandd)xor(bandcandd));endbehavioral;实验剖析:用逻辑运算符是实现了相对较为复杂逻辑运算。参考程序中使用括号来强制控制逻辑运算优先级,对于用VHDL设计,这种写法是必修。用这种方法可以简单、快捷地完成逻辑电路设计。电路结构图:实验波形仿真如下图:2、常用编码器设计编码是指用文字、符号与数码等来表示某种信息过程。在数字系统中,由于采用二进制运算来处理数据,因此通常是将信息编成若干位二进制代码,而在逻辑电路中,信号都是以高、低电平形式给出。实现编码数字电路称作编码器(encoder),编码器逻辑功能就是把输入每一个高低电平信号编成一组对应二进制代码。实验原理:根据8线-3线优先编码器真值表可得,优先编码器编码输入、编码输出均为低电平有效,且有使能输入与使能输出功能。实验内容:-3线优先编码器,编码器输出为反码输出。它程序如下:libraryieee;;;;entityexample3_4isport(sin:instd_logic;i:instd_logic_vector(7downto0);a:outstd_logic_vector(2downto0);e,s:outstd_logic);endexample3_4;architecturebehavioralofexample3_4isbeginprocess(sin,i)beginifsin='1'thena<="111";e<='1';s<='1';elseifi(7)='0'thena<="000";e<='0';s<='1';elsifi(6)<='0'thena<="001";e<='0';s<='1';elsifi(5)<='0'thena<="010";e<='0';s<='1';elsifi(4)<='0'thena<="011";e<='0';s<='1';elsifi(3)<='0'thena<="100";e<='0';s<='1';elsifi(2)<='0'thena<="101";e<='0';s<='1';elsifi(1)<='0'thena<="110";e<='0';s<='1';elsifi(0)<='0'thena<="111";e<='0';s<='1';elsea<="111";e<='1';s<='0';endif;endif;endprocess;endbehavioral;实验剖析:在8线-3线优先编码器设计中,使用了IF-ELSIF-ELSE-ENDIF语句,该语句具有优先级关系。电路结构图:实验波形仿真图:3、常用译码器设计译码为编码逆过程。实现译码逻辑电路称为译码器(decoder)。译码器是少输入、多输出逻辑电路,它输入、输出间存在一对一映射关系,其逻辑功能是将每组输入代码译成对应输出高或低有效一路电平信号。实验原理:半导体数码管有共阳极与共阴极两种类型。共阳极数码管7个发光二极管阴极接在一起,通常接地,而七个阳极则是独立。共阳极数码管与共阴极数码管相反,七个发