文档介绍：智能扫频仪的设计与实现指导教师:吴其洲班级:08050541学号:06姓名:吴正梅主要内容系统总体设计系统主要模块设计总结系统总体设计本设计着重分析了扫频仪的系统特性,提出了一种基于DDS技术的扫频仪设计方案,根据扫频仪的基本工作原理,扫频仪的总体设计方案主要包括五个部分,即扫频信号发生器,幅度和相位检测模块,控制及数据处理单元,数据采集模块以及显示模块。系统的总体结构框图如图1所示。系统的总体设计电路图如图2所示。系统总体程序流程图如图3所示系统最终实物图系统主要模块设计扫频信号发生器幅值相位检测模块数据采集模块控制及处理单元测试结果显示单元扫频信号发生器本模块采用DDS芯片AD9850作为扫频信号发生器的核心器件,其最大能合成50MHZ的正弦波,完全可以实现5M以内的指标测试。DDS相较于直接频率合成技术、锁相频率合成技术具有较高的频分辨率、较宽的带宽、较快的频率变换速度、输出相位连续和可编程易于控制等优点。因此采用DDS技术产生扫频信号是较为理想的方案。扫频信号发生器的硬件设计该模块主要分为AD9850外围电路和滤波电路。AD9850的外围电路如图所示扫频信号发生器扫频信号发生器的软件流程图如图所示调试结果频率(HZ)峰峰值(v)频率(kHZ)峰峰值(mv)频率(MHZ)峰峰值(v)频率(MHZ)峰峰值(mv):搭建模拟电路分别检测幅度和相位。幅频特性测试原理框图和相频特性测试电路框图如图所示。幅值特性测试原理图相频特性测试原理图模块电路测试结果如表所示频率(kHZ)A路幅值(V)B路幅值(V)幅值差(mv)理论幅值差(mv)=RFISPlog(VINA/VINB)+VCPVPHS=-RFIΦ(|Φ(VINA)-Φ(VINB)|-90°)+VCPRFISP=30mv/dBRFIΦ=10mv/度数据采集模块设计数据采集模块原理图数据采集模块软件流程图测试结果控制及处理单元模块原理图显示模块系统原理图系统程序设计写入绘图RAM的步骤如下:关闭绘图显示功能先将水平的位组坐标(X)写入绘图RAM中将垂直的坐标(Y)写入绘图RAM中将D15~D8写入到RAM中将D7~D0写入到RAM中打开绘图显示功能相应代码voidwrite_draRAM(){ uchari,j,k; (0x34);//openextrafunction (0x36);//drawingfunctionoff for(i=0;i<2;i++){ for(j=0;j<32;j++){ (0x80+j);//writeycoordinate delay(1); if(i==0){ (0x80);//writexcoordinate delay(1); } else{ (0x88); delay(1); } for(k=0;k<16;k++){ Lcd_write_data(0x00); Lcd_write_data(0x00); delay(1); }测试结果