毕业设计（论文）-基于FPGA的多波形发生器的设计.doc

文档介绍：优质
目录
摘要 1
0 引言 1
1 系统总体设计 2
2 系统组成电路及其工作原理 2
FPGA核心模块、按键输入及数码显示模块 3
FPGA核心模块的内部结构 3
FPGA核心模块的各组成单元 3
NiosⅡ软核处理器 3
分频器(FANA)模块 4
波形产生器(delta、square和sin)模块 4
波形选择器(CHANGE)模块 5
外围电路设计 5
D/A转换器 5
低通滤波、幅度调节和峰值保持电路 6
A/D转换器 7
3 软件设计 8
C语言程序设计 8
VHDL、VerilogHDL语言程序设计 8
4 系统测试及结果分析 9
5 结束语 10
6 致谢 10
参考文献: 10
附录: 11
基于FPGA的多波形发生器的设计

作者:温聪指导老师:林汉副教授
湛江师范学院信息科学与技术学院
摘要:文章介绍了一种基于FPGA芯片的,利用VHDL或VerilogHDL语言及Nios II嵌入式处理器共同实现的多功能波形发生器。该波形发生器可以产生正弦波、方波和三角波,频率从1KHz到10KHz,步进为100Hz。该系统以Altera公司的CycloneII系列现场可编程门阵列(FPGA)为数字平台,在FPGA目标芯片EP2C35F672C6N上将频率选择信号进行译码,同时对系统时钟进行分频,得到相应的时钟触发信号,触发数字波形的离散样点依次输出到D/A转换器进行数模转换,得到模拟信号波形。本设计为生产低成本,高性能,操作简易的电子系统测试信号提供一种简单易行的方法。
关键词:FPGA;VHDL;Nios II;D/A
Based on FPGA in the design of multi-waveform generator
Wen Cong
Information Science and Technology School Zhanjiang Normal University,zhanjiang524048,China
Abstract: This paper presents a FPGA-based chips using VHDL or VerilogHDL the language and the Nios II embedded processor to achieve the multi-waveform generator. The waveform generator can produce sine, square and triangular waves, the frequency from 1KHz to 10KHz, stepping to system CycloneII series of Altera's field programmable gate array (FPGA) for digital platforms, in the target FPGA core EP2C35F672C6N signals will be frequency-selective decoding, at the same time the system clock frequency divided by the corresponding clock signal to trigger, the discrete digital waveform trigger points followed by output to D / A converter for digital-to-analog conversion, the analog signal waveform. The design for the production is low-cost, high performance, which provides a simple and easy method to test the signal of an electronic system.
Keywords: FPGA; EDA;VHDL;Nios II;D/A
0 引言
现有的波形信号发生器,大都是利用单片机(CPU)为核心设计的,这使得电路控制比较方便,电路简单化,小型化,但同时也存在着许多不足。例如系统的可靠性通常不高,其主要原因是,以软件运行为核心的CPU的指令地址指针在外部干扰下,容易发生不可预测的变化,而使运行陷入非法循环中,使系统瘫痪。
EDA技术的出现,使得完全利