1 / 88
文档名称:

微处理器外部特性.ppt

格式:ppt   大小:4,463KB   页数:88页
下载后只包含 1 个 PPT 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

微处理器外部特性.ppt

上传人:dllw1314 2020/5/17 文件大小:4.36 MB

下载得到文件列表

微处理器外部特性.ppt

相关文档

文档介绍

文档介绍:你大学的朋友很可能就是你将来事业的一部分。他们会帮助你。但是你也应该让自己有帮助他们的实力问题计算机工作原理:存储程序、程序控制程序和数据在哪里?通过什么渠道在CPU和存储器及外设间交换数据?读存储器、写存储器、读IO设备、写IO设备时需要CPU与这些部件间交换什么信息?复****如何判断从存储器读的是数据还是指令?如何保证不同部件之间协调工作?8086/8088处理器的外部特性教学重点最小组态下的基本引脚和总线形成最小组态下的总线时序18088的引脚信号和总线形成外部特性表现在其引脚信号上,学****时请特别关注以下几个方面:⑴引脚的功能⑵信号的流向⑶有效电平⑷三态能力指引脚信号的定义、作用;通常采用英文单词或其缩写表示信号从芯片向外输出,还是从外部输入芯片,或者是双向的起作用的逻辑电平高、低电平有效上升、下降边沿有效输出正常的低电平、高电平外,(单CPU系统构成)8088本身提供所有的系统总线信号最大组态模式构成较大规模的应用系统(多CPU系统),(续)两种组态利用MN/MX*引脚区别MN/MX*接高电平为最小组态模式MN/MX*接低电平为最大组态模式两种组态下的内部操作并没有区别IBMPC/A15A16/S3A17/S4A18/S5A19/S6SS0*(HIGH)MN/MX*RD*HOLD(RQ)*/GT0*)HLDA(RQ1*/GT1*)WR*(LOCK*)IO/M*(S2*)DT/R*(S1*)DEN(S0*)ALEINTA*TEST*(1)数据和地址引脚AD7~AD0(Address/Data)地址/数据分时复用引脚,双向、三态在访问存储器或外设的总线操作周期中,这些引脚在第一个时钟周期输出存储器或I/O端口的低8位地址A7~A0其他时间用于传送8位数据D7~D0