文档介绍：基于可重构逻辑的可编程逻辑控制器摘要: 本文提出一个可编程逻辑控制器的现场可编程门列阵设备的自定义使用设计的实现工具中执行二进制控制的想法。它是先前所建议的体系结构,主要是受到硬布线连接的扩展的限制。基于现场可编程门列阵,模拟的新的体系结构中可用的连接资源。现场可编程门列阵的可能的计算能力器件将进行讨论。研究任务是继续并寻找与非多公式可编程的连接解决方案的扩展用法的和更好地利用逻辑资源。 70 年代以来,可编程逻辑控制器(PLC) 已被用于控制任务。串行循环方式由可编为程序单位或微处理器控制算法执行。在很大程度的情况下,执行时间的主循环轨道和快速响应更改输入的信号复杂的算法,组成的说明是不允许的。[3,4] 解决此问题, ] 可以直接在他们使用现代可编程逻辑设备的硬件实施控制算法。控制器体系结构基于可编程逻辑电路的重编程能力。修改验证电路(与一次性可编程设备相对立) ,以便根据需要修改的程序控制。从修改验证设备到静态随机存储器基于现场可编程门列阵结构最适合的逻辑控制器实现,这些电路可以快速重新编程和编程循环的次数不限。挥发性配置存储需要编程后启动每个序列。配置过程会近 20至 50ms 年。现场可编程门列阵器件是硬件的唯一的允许执行逻辑电路类型。正常的情况下它是一个框架,执行管制程序控制器由具有由 IEC-1131 年-3标准[3]定义的语言使用的用户开发。 。串行算法性能的主要缺点是限制的问题,但其极端的简单性促使它被使用的更频繁,即使有其他更好的性能计算。为加快的处理可以使用基于硬件平台方法[3] 。修改验证的硬件设备(例如现场可编程门列阵) 、合并硬件实现的可编程性。二进制控制任务包括可以不受影响的计算结果[1 ,2 , 10] 并行处理的独立项目。不幸的是,改进的性能还增加了复杂的控制程序编译器。从方案执行的方法更改为硬件实施控制任务需要应用程序逻辑合成和执行程序[1 、 2] 而不是一个简单的编译器产生一系列说明[10] 。为解决此方案,能够提高性能的同时减少执行复杂的搜索是编程和完全自定义逻辑的设计之间的折中方法。这个想法假定串行数据处理的并联运行大量的处理单元(多达 1092 年单位为 XC2S200 )在很短的周期中(图一) 。每个单元设有以串行方式类似于一种简单的逻辑控制器的操作。整个多核控制器控制运作的中央控制单元用于通过分发一组指定用于计算周期循环次数和开始/结束标记的控制信号的同步过程。控制器体系结构已仔细装配到对称体系结构的现场可编程门列阵设备使可用的逻辑资源的浪费的最小。这种体系结构的早期方法假定在不可修改的连接网络中的应用。这种方法的简单极大减少了控制器的执行能力,并导致逻辑资源的浪费。提交的体系结构是利用可编程互连的资源的产品。图一一般的控制结构 . 现场可编程门列阵目标平台为达到研究目的从斯巴达 II 家族中选中 Xilinx 单元[9] 。斯巴达 II 家族是从有一些限制的逻辑能力和其他一些不太重要的详细信息的容量家族里派生的。 Xilinx 已出版的新大陆语言(从 Xilinx 设计语言的缩写) 。这是人类的可读语言,它可以描述电路的设计。设计可以涵盖全设计周期从完全映射通过放置最多路由的设计加工各阶段描述。新大陆被描述成