1 / 6
文档名称:

74LS164.doc

格式:doc   页数:6页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

74LS164.doc

上传人:ranfand 2016/3/17 文件大小:0 KB

下载得到文件列表

74LS164.doc

文档介绍

文档介绍:74LS164 器件功能作用 8 位串入,并出移位寄存器概述 74HC164 、 74HCT164 是高速硅门 CMOS 器件,与低功耗肖特基型 TTL (LSTTL) 器件的引脚兼容。 74HC164 、 74HCT164 是8 位边沿触发式移位寄存器, 串行输入数据, 然后并行输出。数据通过两个输入端( DSA 或 DSB ) 之一串行输入;任一输入端可以用作高电平使能端,控制另一输入端的数据输入。两个输入端或者连接在一起,或者把不用的输入端接高电平,一定不要悬空。时钟(CP) 每次由低变高时, 数据右移一位, 输入到 Q0, Q0 是两个数据输入端( DSA 和 DSB ) 的逻辑与, 它将上升时钟沿之前保持一个建立时间的长度。主复位(MR) 输入端上的一个低电平将使其它所有输入端都无效,同时非同步地清除寄存器,强制所有的输出为低电平。特性门控串行数据输入; 异步中央复位符合 JEDEC 标准 no. 7A; 静电放电(ESD) 保护; HBM EIA/JESD22-A114-B 超过 2000 V; MM EIA/JESD22-A115-A 超过 200 V; 多种封装形式; 额定从-40 °C至+85 °C和-40 °C至+125 °C。功能图图 1. 逻辑符号图 2. IEC 逻辑符号图 3. 逻辑图图 4. 功能图引脚信息图 5. DIP14 、 SO14 、 SSOP14 和 TSSOP14 封装的引脚配置引脚说明符号引脚说明 DSA 1数据输入 DSB 2数据输入 Q0~Q3 3~6 输出 GND 7地(0 V) CP8时钟输入(低电平到高电平边沿触发) /M/R 9中央复位输入(低电平有效) Q4~Q7 10~13 输出 VCC 14正电源功能表(真值表) 工作模式输入输出/M/R CP DSA DSB Q0 Q1至 Q7 复位(清除) LLXXLL至L 移位 H↑llL q0至 q6 H↑lhL q0至 q6 H↑hlL q0至 q6 H↑hHH q0至 q6 H= HIGH (高)电平 h= 先于低-至- 高时钟跃变一个建立时间(set-up time) 的 HIGH (高)电平 L= LOW (低)电平 l= 先于低-至- 高时钟跃变一个建立时间(set-up time) 的 LOW (低) 电平 q= 小写字母代表先于低-至- 高时钟跃变一个建立时间的参考输入(referenced input) 的状态↑=低-至- 高时钟跃变电器特性符号参数测试条件最小典型最大单值值值位 VI 输入钳位电压 VCC = Min, II= -18 mA-- - V VOH 输出高电平电压 VCC = Min, IOH = Max VIL = Max, VIH = Min -V VOL 输出低电平电压 VCC = Min, IOL = Max VIL = Max, VIH = Min - V IOL =4 mA, VCC = Min - II 最大输入电压时输入电流 VCC = Max, VI= 7V-- mA IIH 输入高电平电流 VCC = Max, VI= -- 20 μA IIL 输入低电平电流 VCC = Max, VI= -- - mA