文档介绍：实验课题5组合逻辑控制单元设计实验内容:按照题目要求用硬布线(组合逻辑)控制法设计一个简单模型机的控制单元CU(微操作信号产生电路),决定外部的端口(名称、有效电平)和内部各元件的连接,画出系统框图和逻辑图,设计仿真数据,用VHDL编程和仿真。一、:3-8译码器。(2学时)******@:一、:假设该模型机有8条不同类型的指令。包括:算术运算、逻辑运算、移位、数据传送、访存操作、转移等。根据每条指令的功能和时序,分析其执行过程中需要在各个阶段产生的全部微操作,导出产生这些微操作控制信号的逻辑。提示:需要决定指令周期包括哪几个机器周期,每个机器周期包括几拍,每拍包括几个时钟,以及时钟周期是多少nS。有些操作可能还需要规定是在时钟的上升沿或是在时钟的下降沿进行。******@、顶层设计用层次结构设计的方法设计一个控制单元CU(微操作控制信号产生电路)。包括指令译码器和控制单元。功能要求:能够正确产生8条不同指令在执行过程中(每个机器周期、每拍)发出的全部微操作。三、仿真设计仿真波形数据,要考虑到所有可能的情况。在实验报告中必须清楚说明仿真波形数据是怎样设计的。提示:仿真输入波形包括三级时序信号。******@.(3)InthesesituationsthesimplestsolutionistoasktheCPUtohandlethelogic,butduetothefactthattheI/Odevicesareveryslow,theCPUwouldendupwastingahugeamountoftime(puterperspective)sittingidlewaitingforthedatafromthedevice..******@qtech.§,用于磁盘等高速I/O设备与主存之间的成组数据传送。DMA数据传送是在DMA控制器的控制下进行的。******@qtech.§,因而有4种可能的工作方式。,CPU放弃总线,不访问主存。DMA完成一个数据块的传送后,把总线控制权还给CPU。,CPU和DMA交替分时使用总线。DMACPU总线周期******@(Cycle-Stealing)DMA每传送一个字节/字,占用(窃取)CPU的一个总线周期。在这个周期内,如果CPU(进行内部操作)正好不使用总线,则对CPU的工作无影响。如果CPU也需要使用总线,则必须等待DMA传送完成后(一个总线周期的时间)才能使用总线。******@(处理机,通道,IOP,DMAC),每个主控设备要使用系统总线都必须申请。总线控制器根据申请总线的设备的优先级做出仲裁,把总线在该周期的控制权交给优先级最高的设备。取得总线控制权的设备可以在该周期内使用总线访问存储器或进行输入/输出,然后交回总线控制权。DMA的优先级高于CPU和其他设备。实际在计算机系统中使用的是周期窃取方式和仲裁方式。******@qtech.§(DMA控制器)包括多个设备寄存器、中断控制和DMA控制逻辑等。①主存地址寄存器MAR初始值为主存数据缓冲区的首地址,在传输前由程序写入。在DMA传送期间,每交换一个字,由硬件逻辑将MAR自动加1。②外设地址寄存器ADR存放I/O设备的设备码,或者表示该设备信息存储区的寻址信息。例如;磁盘的驱动器号、磁头号、柱面号等。******@qtech.