文档介绍：数字电子技术实验报告院系:电气工程学院专业:电气工程及自动化年级:2008班号:0802姓名:学号:目录实验一组合逻辑电路分析 2一、实验目的 2二、预****内容 2三、实验元件 2四、实验内容 3五、实验数据及结果 4六、实验总结 4实验二组合逻辑实验(一) 5半加器和全加器 5一、实验目的 5二、预****内容 5三、实验元件 5四、实验内容 7五、实验数据及结果 8六、实验总结 9实验三组合逻辑实验(二) 10数据选择器和译码器的使用 10一、实验目的 10二、预****内容 10三、实验元件 10四、实验内容 12五、实验数据及结果 14六、实验总结 15实验四触发器和计数器 16一、实验目的 16二、预****内容 16三、实验元件 16三、实验内容及结果 19四、实验总结 22实验五555集成定时器 23一、实验目的 23二、预****内容 23三、实验元件 23四、实验内容及效果 28五、实验总结 31实验六数字秒表 32一、实验目的 32二、预****内容 32三、实验元件 32四、设计内容及要求 32五、原理框架图 32六、实验电路图以及简单分析 33七、实验体会 33实验一组合逻辑电路分析一、实验目的1、了解熟悉各个逻辑元件的使用。2、熟悉了解组合逻辑电路的分析。二、预****内容1、复****组合逻辑电路的分析的原理和方法。2、复****各种逻辑元件的使用。三、实验元件1、四2输入与非门74LS00 其结构及引脚如图所示: 其中14号引脚接+5V高电平,7号引脚接地。其逻辑关系表达式为Y=A∙B。 2、双4输入与非门74LS20 其结构及引脚如图所示: 其中14号引脚接+5V高电平,7号引脚接地。其逻辑关系表达式为Y=A∙B∙C∙D四、实验内容1、分析下图组合逻辑电路并将数据记录下来。2、密码锁 密码锁的***条件是:拨对密码,钥匙插入锁眼将电源接通,当两个条件同时满足时,***信号为“1”,将锁打开。否则,报警信号为“1”,接通警报,分析密码ABCD是什么。 密码锁电路图为:五、实验数据及结果1、组合逻辑电路真值表由真值表得出逻辑关系表达式为Y=AB∙CD=AB+CD2、密码锁的真值表如下即由真值表可得密码锁的密码为ABCD=1001六、实验总结1、通过实验重新了解认识了组合逻辑电路分析的步骤,由逻辑电路推导出组合逻辑电路的真值表和逻辑表达式的方法2、通过这次实验更加了解了了元件74LSS00和74LS20的内部结构和引脚的使用。实验二组合逻辑实验(一)半加器和全加器一、实验目的熟悉用门电路设计组合电路的原理和方法步骤二、预****内容复****用门电路设计组合逻辑电路的原理和方法复****二进制数的运算利用下列元器件完成:完成“异或”门、“与非”门、“与或非”门设计全加器的逻辑图。完成用“异或”门设计的3变量判奇电路的原理图。三、实验元件四位全加器74LS283其逻辑及引脚图如图所示:其中16接+5V高电平,8端口接地,端口12、14、3、5对应的加数的A3A2A1A0,端口11、15、2、6对应的被加数B3B2B1B0,端口10、13、1、4对应的相加的和S3S2S1S0,端口7对应的为相加前的进位C1,端口9对应的相加后的进位C3。与或非门74LS51其逻辑及引脚图如图所示: 端口14接+5V高电平,端口7接高电平,其他端口对应数据符号如图所示,逻辑表达式如上图。异或门(OC门)74LS136其逻辑及引脚图如图所示: 端口14接+5V高电平,端口7接地,其他端口输入如图所示,其逻辑表达式为Y=A⊕B。四、实验内容用与非门组成半加器设计电路图如图所示:如图连接电路按照表格中的数据设置电路数据,测量结果记录入表格中。用异或门、与或非门、与非门组成全加器设计电路图如图所示:如图连接电路按照表格中的数据设置电路数据,测量结果记录入表格中。用异或门设计3变量判奇电路,要求变量中的1的个数为奇数时,输出为1。否则输出为0。 设计电路如图所示: 如图连接电路按照表格中的数据设置电路,测量结果记录入表格中。4、“74LS283”全加器逻辑功能能测试。 连接元件74LS283,如表格中所示设置全加器数据并测试结果记录入表格。五、实验数据及结果1、用与非门组成半加器逻辑表达式为:Si=AiBi+AiBi;Ci=AiBi与理论相符合。用异或门、与或非门、与非门组成全加器数据表格。逻辑表达式为:Si=Ai⊕Bi⊕Ci-1;Ci=AiBi+(Ai⊕Bi)Ci-1与理论相符合。用异或门设计3变量判奇电路。 实验数据与理论值相同。4、“74LS283”全加器逻辑功能测试 测试结果与理论值相同。六、实验总结1、通过自己设计运行全加器和设计3变量判奇电路更加了解全加器的内部结构和异或门与或非门与或门的使用。2、通过74LS283逻辑功能的验证更加熟悉了解了全加器的使用。