1 / 8
文档名称:

计算机期末考试简答题复习与答案.doc

格式:doc   大小:94KB   页数:8
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

计算机期末考试简答题复习与答案.doc

上传人:799474576 2020/6/26 文件大小:94 KB

下载得到文件列表

计算机期末考试简答题复习与答案.doc

相关文档

文档介绍

文档介绍:,如何判断补码加减运算是否溢出,有几种方案?答:定点机中采用单符号位判断补码加减运算是否溢出有两种方案。(1)参加运算的两个操作数(减法时减数需连同符号位在每位取反,末位加1)符号相同,结果的符号又与操作数的符号不同,则为溢出。(2)求和时最高位进位与次高位进位异或结果为1时,则为溢出。:RAM是随机存取存储器,在程序的执行过程中既可读出又可写人ROM是只读存储器,在程序执行过程中只能读出信息,不能写人信息。:静态RAM和动态RAM都属随机存储器,即在程序的执行过程中既可读出又可写人信息。但静态RAM靠触发器原理存储信息只要电源不掉电,信息就不丢失;动态RAM靠电容存储电荷原理存储信息,即使电源不掉电,由于电容要放电,信息也会丢失,故需再生。?如何衡量存储器的性能?为什么要把存储系统分成若干不同的层次?主要有哪些层次?答:存储器的主要功能是存放程序或各类数据。通常用存储容量、存取周期以及存储器的带宽(每秒从存储器读出或写入二进制代码的位数)三项指标来反映存储器的性能。为了扩大存储器容量和提高访存速度,将存储系统分成若于不同层次,有Cache-主存层次和主存-辅存层次。前者为使存储器与CPU速度匹配,在CPU和主存之间增设Cache高速缓冲存储器,其容量比主存小,速度比主存快,用来存放CPU最近期要用的信息,CPU可直接从Cache中取到信息,从而提高了访存速度。后者为扩大存储器容量,把主存和辅存统一成一个整体,从整体上看,速度取决于主存,容量取决于辅存,称为虚存。CPU只与主存交换信息,但程序员可用指令地址码进行编程,其位数与虚存的地址空间对应。?刷新有几种方式?简要说明之答:动态RAM靠电容存储电荷原理存储信息,电容上的电荷要放电,信息即丢失。为了维持所存信息,需在一定时间(2ms),将所存信息读出再重新写人(恢复),这一过程称为刷新,刷新是一行一行进行的,由UPU自动完成。刷新通常可分集中刷新和分散刷新两种。集中刷新即在2ms时间,集中一段时间对存储芯片的每行刷新一遍,在这段时间里不能对存储器进行访问,即所谓死时间。分散刷新是将存储系统周期分为两半,前半段时间用来进行读/写操作,后半段时间用来进行刷新操作,显然整个系统的速度降低了,但分散刷新没有存储器的死时间。还可将这两种刷新结合起来,即异步刷新,这种刷新可在2ms时间对存储芯片的每一行刷新一遍,两行之间的刷新间隔时间为2ms/芯片的行数。?是分析它们各自的特点及应用场合。答:存储芯片的地址译码有两种方式,一种是线选法,适用于地址线较少的芯片。其特点是地址信号只须经过一个方向的译码就可选中某一存储单元的所有位。另一种是重合法(双重译码),适用于地址线较多的芯片。其特点是地址线分成两组,分别经行、列两个方向译码,只有行、列两个方向均选中的存储元才能进行读/写。:主存储器的读出过程是:CPU先给出地址信号,然后给出片选(通常受CPU访存信号控制)信号和读命令,这样就可将被选中的存储单元的各位信息读至存储芯片的数据线上。主存储器的写人过程是:CPU先给出地址信号,然后给出片选(通常受CPU访存信号