文档介绍：第5章锁存器和触发器基本要求1、掌握锁存器、触发器的电路结构和工作原理2、熟练掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能3、正确理解锁存器、触发器的动态特性*11、时序逻辑电路与锁存器、触发器:时序逻辑电路:概述锁存器和触发器是构成时序逻辑电路的基本逻辑单元。结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。工作特征:时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关,而且与此前电路的状态有关。Date22、锁存器与触发器共同点:具有0和1两个稳定状态,一旦状态被确定,就能自行保持。一个锁存器或触发器能存储一位二进制码。不同点:锁存器---对脉冲电平敏感的存储电路,在特定输入脉冲电平作用下改变状态。触发器---对脉冲边沿敏感的存储电路,在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。。、数字逻辑分析——电路具有记忆1位二进制数据的功能。如Q=1如Q=01001101100Date6R为置0端(或复位端)S为置1端(或置位端)1状态:Q=1、Q=00状态:Q=0、Q=:R、S信号作用前Q端的状态,初态用Qn表示。次态:R、S信号作用后Q端的状态,次态用Qn+1表示。反馈输入端输出端由两个或非门组成Date7(1)工作原理R=0、S=0状态不变00若初态Qn=1101若初态Qn=001000≥1QQRG1G2≥1S≥1QQRG1G2≥1SDate8无论初态Qn为0或1,锁存器的次态均为1态。信号消失后新的状态将被记忆下来。若初态Qn=101011若初态Qn=001010R=0、S=1置1Date9无论初态Qn为0或1,锁存器的次态为0态。信号消失后新的状态将被记忆下来。若初态Qn=101100若初态Qn=010001R=1、S=0置0Date10