文档介绍：动态电压调节技术和低功耗微处理器系统的设计
摘要
本文描述了一种能运行在8MHZ时,,若运行在100MHZ,。本论文分析了动态电压调节技术即允许处理器在运行时动态调节工作电压,同时描述一种系统设计且制定了一套评价标准。除此之外,本文还会更加深入的讨论高速缓冲存储系统。
一、背景
我们设计的目标是实现低功耗的嵌入式嵌入式微处理器系统。据估计,,,;220mW,。本文讨论系统设计,缓存优化,和处理器动态电压调节(DVS)的能力。
在CMOS的设计中,每次平均动态功耗是有以下方程式计算的:
Eop µ CV2
其中C是集总负载电容,V是工作电压。我们使用侵略性低功耗设计技术,即通过减小C和使用电压动态调节以优化V来实现Eop的最小化。
我们的系统设计可以参考文章的第二部分,包括整个微处理器的系统而不仅仅是微处理器内核。我们为DVS嵌入式系统设计的标杆可见第三部分。第四部分讨论了DVS的实现,而第五部分深入的讨论了缓存设计。
DVS的基本目标是快速的(10us左右)把处理器的工作电压调整到应用性能要求所需的最低功耗。通过持续的根据应用需求调整,使得电源效率得到最大化。
我们的设计和StrongARM系列芯片的主要区别在于功耗/性能目标:我们系统的目标是中等性能下的最低功耗,而StrongARM的目标是高性能下的中等功耗。我们的处理器内核是基于ARM8的架构,实际上和StrongARM是一样的架构。这两种设计上的相似点和不同点会贯穿于整篇论文中。
二、系统概述
为了有效的优化系统功耗,我们有必要考虑所有关键的部件:如果有其它的器件在电源消耗中占主要地位,那么最优化的微处理器核心只有很少的益处。因此,本论文的分析包含了微处理器核心,数据缓存,处理器总线,和外部SRAM,如图1。I/O系统的功耗是完全基于应用且独立于设备的,因此,这并不属于我们的研究范围。系统预期的功耗分配可见图2。
为了减少内存的功耗,我们使用最优化的SRAM设计,该SRAM是32位数据总线,每次使用只需要激活一个设备即可。每次访问多路窄带SRAM需要激活多个设备,导致功耗大幅度增加。为了解决32位设备的高引脚数问题,我们将数据总线复用为地址总线。
。一个高效的调节器对于高效率的系统是非常重要的,因为所有的功耗都必须通过调节阀来获得电量。,线性的调节器只能实现3X的节省,而我们的设计能实现12X的节省。
门限电压Vt对于CMOS电路的功耗和性能有非常重要的影响。。作为比较,,以增加静态功耗为代价提高性能。当空闲时,StrongARM功耗为20mW,和我们所设计的处理器在20MHZ工作时的预计功耗相等。而当空闲时,我们估计我们设计的处理器功耗为200uW,相比之下效率有大大的提高。
三、评估标准
我们的一套评估标准目标是面向PDA和嵌入式的应用。现有的评估标准如SPEC95并不适用于我们的情