文档介绍：(二一-八一-十一-十六进制间的转换)IEEE754标准浮点表示格式按IEEE754标准,常用的浮点数的格式如图所示。->数符 阶码E 尾数MTEEE754标准浮点格式IEEE754有3种浮点表示格式,分别称为:短浮点数(或称短实数)、长浮点数(或称长实数)、临时浮点数(或称临时实数)。它们的具体格式如表所示。IEEE754的3种浮点表示格式类型数符(位)阶码(位)尾数数值(位)总位数(位)偏置值十六进制十进制短浮1823327FH127点数11152643FFH1023长浮点数临时浮点数11564803FFF1I16383例:将()10转换成短浮点数格式。1) 先将()10转换成二进制数()10=()22) 规格化二进制数()=) 计算移码表示的阶码二偏置值+阶码真值:(127+6)10二(133)10=(10000101)24) 以短浮点数格式存储该数表示该数为正数由3)可得由2)可得;尾数为因此:符号位=(二一-八一-十一-十六进制间的转换)IEEE754标准浮点表示格式按IEEE754标准,常用的浮点数的格式如图所示。->数符 阶码E 尾数MTEEE754标准浮点格式IEEE754有3种浮点表示格式,分别称为:短浮点数(或称短实数)、长浮点数(或称长实数)、临时浮点数(或称临时实数)。它们的具体格式如表所示。IEEE754的3种浮点表示格式类型数符(位)阶码(位)尾数数值(位)总位数(位)偏置值十六进制十进制短浮1823327FH127点数11152643FFH1023长浮点数临时浮点数11564803FFF1I16383例:将()10转换成短浮点数格式。1) 先将()10转换成二进制数()10=()22) 规格化二进制数()=) 计算移码表示的阶码二偏置值+阶码真值:(127+6)10二(133)10=(10000101)24) 以短浮点数格式存储该数表示该数为正数由3)可得由2)可得;尾数为因此:符号位=0阶码=10000101尾数=0100100100000000000000023位,不足在后面添15位0所以,短浮点数代码为:0;10000101;01001001000000000000000表示为十六进制代码为:<存储器42A48000H主存开辟(软堆栈)CPU中的寄存器组组成(硬堆栈)rcpu中的寄存器L外设接口中的寄存器主存(包括cache)外存厂CPU内的寄存器「<的操作数位置主存JCacheI外设接口中的寄存器(统一编址)结论:①CPU能够直接访问的操作数只能存放在主存储器或CPU内的寄存器中,②由于主存储器的容量远远大于CPU内的寄存器的容量,因此CPU能够直接访问的操作数主要存放在主存储器中。显式:直接、间接、变址、-隐式:隐含约定寄存器号、主存储器单元号简化地址结构的基本途径:尽量使用隐地址。,其它的寻址方式则是它们的变型或组合。立即寻址。在读取指令时也就从指令之中获得了操作数,即操作数包含在指令中。直接寻址类。直接给出主存地址或寄存器编号,从CPU内或主存单元内读取操作数。间接寻址类。先从某寄存器中或主存中读取地址,再按这个地址访问主存以读取操作数。变址类。指令给出的是形式地址(不是最终地址),经过某种变换(例如相加、相减、高低位地址拼接等),才获得有效地址,据此访问主存储器以读取操作数。第三章CPU子系统(复****一、CPU的逻辑组成及工作机制CPU的逻辑组成(模型机框图)(1) CPU的逻辑组成一模型机框图;(2) CPU内每个寄存器的作用;(3) 总线的分类及定义;(4) 控制器的分类及区别;内总线功催控制移位器移位控制ALU(.I)PC、SPR]C、.—TCPR)RiVTCPR]V♦cpr2—TCPR】c—♦CPCDY~rSPSPPSWaCPDCPPC-dspHSIRH氏卜CONARENARMDR4riw:CTMDRSWI5RIR控制逻辑CPPSW置入:地址总线数据总线控制功线JLII/O|i-iII/O|接口1-1接口CPU的指令流程(1) 指令类型:MOV指令、双操作数算数逻辑运算指令、单操作数算是逻辑运算指令、转移/返回指令、转子指令;(