文档介绍：实验报告课程名称:计算机组成与体系结构学生:璐鹏学生学号:201692450550学生专业:网络工程开课学期:2017年10月运算器组成实验地点:楼房;实验台号:实验日期与时间:评分:预****检查纪录:实验教师:一、。。。,完成指定的算术、逻辑运算。二、。参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置,然后输入到双端口通用寄存器堆RF中。RF(U54)由一个ispLSI1016实现,功能上相当于四个8位通用寄存器,用于保存参与运算的数据,运算后的结果也要送到RF中保存。双端口寄存器堆模块的控制信号中,RS1、RS0用于选择从B端口(右端口)读出的通用寄存器,RD1、RD0用于选择从A端口(左端口)读出的通用寄存器。而WR1、WR0用于选择写入的通用寄存器。LDRi是写入控制信号,当LDRi=1时,数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。RF的A、B端口分别与操作数暂存器DR1、DR2相连;另外,RF的B端口通过一个三态门连接到数据总线DBUS上,因而RF中的数据可以直接通过B端口送到DBUS上。DR1(U47)和DR2(U48)各由1片74LS273构成,用于暂存参与运算的数据。DR1接ALU的A输入端口,DR2接ALU的B输入端口。ALU(U31、U35)由两片74LS181构成,ALU的输出通过一个三态门(74LS244)发送到数据总线DBUS上。实验台上的八个发光二极管DBUS7-DBUS0显示灯接在DBUS上,可以显示输入数据或运算结果。另有一个指示灯C显示运算器进位标志信号状态。图中尾巴上带粗短线标记的信号都是控制信号,其中S3、S2、S1、S0、#、LDDR1、LDDR2、ALU_BUS#、SW_BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0都是电位信号,在本次实验中用拨动开关K0—K15来模拟;T2、T3为时序脉冲信号,印制板上已连接到实验台的时序电路。实验中进行单拍操作,每次只产生一组T1、T2、T3、T4时序脉冲,需将实验台上的DP、DB开关进行正确设置。将DP开关置1,DB开关置0,每按一次QD按钮,则顺序产生T1、T2、T3、T4一组单脉冲。三、实验设备TEC-5计算机组成实验系统1台逻辑测试笔一支(在TEC-5实验台上)双踪示波器一台(公用)万用表一只(公用)四、,将运算器模块与实验台操作板上的线路进行连接。由于运算器模块部的连线已由印制板连好,故接线任务仅仅是完成数据开关、控制信号模拟开关、与运算器模块的外部连线。注意:为了建立清楚的整机概念,培养严谨的科研能力,手工连线是绝对必要的。用开关SW7—SW0向通用寄存器堆RF的R0—R3寄存器置数。然后读出R0—R3的容,在数据总线DBUS上显示出来。(假定令R0=34H,R1=21H,R2=52H,R3=65H)验证ALU的正逻辑算术、逻辑运算功能。令DR1=55H,DR2=#=1。在M=0和M=1两种情况下,令S3—S0的值从0000B变到1111B,列表表示出实验结果。实验结果包含进位C,进位C由指