文档介绍：翻译源语言:英语目标语言:中文(简体) 英语中文德语检测语言中文(简体)英语日语■第1 章介绍■第2 章, MAX II 架构■第3 章, JTAG 和在系统可编程■第4 章,热插拔和上电复位 MAX II 器件■第5 章, DC 和开关特性■第6 章,参考和订购信息修订历史请参阅每章自己特定的修订历史。有关何时每个章节进行了更新,参阅章修订日期部分,这似乎在完全手册。 I-2 第I: MAX II 器件系列数据表? 2008 年 10 月的 Altera 公司的 MAX II 器件手册 1 。介绍介绍瞬时上电,非易失性 CPLD 的 MAX ? II 系列是基于 微米, 6 layermetal 闪存,密度从 240 至 2,210 个逻辑单元( LE )( 128 至 2,210 相当于宏小区)和 8 千位的非易失性存储。 MAX II 器件提供高 I/O 数量,快速的性能,可靠的配件与其他 CPLD 架构。 MultiVolt 核心,用户闪存( UFM )块,并增强系统可编程( ISP ), MAX II 器件的设计,以降低 operating revenue ,和功耗,同时提供可编程解决方案的应用,如总线桥接, I/O 扩展,上电复位( POR )和顺序控制和设备配置控制。特点 MAX II CPLD 具有以下特点: ■低成本,低功耗 CPLD ■瞬时上电,非易失性建筑■待机电流低至 29μA ■提供快速传播延迟和时钟输出时间修订历史 MAX II 器件手册? 2008 年 10 月的 Altera 公司■ UFM 阻止 8 千位的非易失性存储■ MultiVolt 核心,使外部的电源电压为 V/ V 的装置的或 V■ MultiVolt I/O 接口,支持 -V ,-V ,-V ,-V 的逻辑电平■总线型结构,其中包括可编程摆率,驱动强度, bushold , 和可编程上拉电阻■施密特触发器使噪声容限输入(可编程每针) ■I/O 是完全兼容的外围组件互连特别兴趣小组( PCI SIG ), PCI 本地总线规范, 版, -V 运行在 66 MHz 的■支持热插拔■内置的联合测试行动组( JTAG )边界扫描测试( BST )电路符合 IEEE 标准 -1990 ■ ISP 电路与 IEEE 标准兼容。 1532 MII51001- 1-2 第1 章: 特点 MAX II 器件手册? 2008 年 10 月的 Altera 公司表 1-1 列出了 MAX II 系列的特性。 f 对于等效宏单元的更多信息,请参阅 MAX II 逻辑元件宏单元转换方法白皮书。 MAX II和 MAX IIG 设备是在三种不同速度等级-3, -4和-5 ,与-3 是最快的。同样, MAX IIZ 器件提供两种速度等级: -6, -7, -6 更快。这些速度等级指整体相对性能,而不是任何特定的时序参数。传播延迟的定时修订历史 MAX II 器件手册? 2008 年 10 月的 Altera 公司在每个速度等级和密度的号码,请参阅的直流和开关 MAX II 器件手册特性的篇章。表 1-2 显示了 MAX II 器件速度等级的产品。表 1-1 MAX II 系列的特性特点 EPM240 EPM240G EPM570 EPM570G EPM1270 EPM1270G EPM2210 EPM2210G EPM240Z EPM570Z LE 的 240 570 1,270 2,210 240 570 典型等效宏单元 192 440 980 1700 192 440 等效宏单元范围: 128 240 240 570 570 1,270 1,270 2,210 128 240 240 570 的 UFM 大小(位) 8,192 8,192 8,192 8,192 8,192 8,192 最大用户 I/O 引脚 80 160 212 272 80 160 TPD1 ( NS )(1) FCNT (兆赫)(2) 304 304 304 304 152 152 TSU ( NS ) TCO ( NS ) 表 1-1 : (1) TPD1 代表了一个引脚至引脚延时为最坏的情况下, I/O 放置一个完整的对角线跨设备和组合逻辑路径在一个单一的,是相邻的输出引脚的 LUT 和实验室实施。(2 )最高频率的时钟输入引脚的 I/O 标准的限制。 16 位计数器临界延迟,运行速度比这个数。表 1-2 MAX II 的速度等级设备速度等级-3 -4