文档介绍：毕业论文(设计)
课程设计任务书
一、设计题目:

二、设计的主要内容:

指导教师:
日期:
教师评语:

评阅成绩:
评阅人:
日期:
黑龙江科技学院
课程设计任务书
一、设计题目: 数字电子时钟设计

二、设计的主要内容:本课程设计完成了数字电子钟的设计,数字电子钟是一种用数字显示秒、分、时的计时装置,数字电子钟走时精度高,稳定性好,使用方便,不需要经常调校,数字式电子钟用秒脉冲发生器的精度稳定保证了数字钟的质量。同时还兼容了闹钟功能、整点报时功能、和现实功能
指导教师:
日期:
教师评语:

评阅成绩:
评阅人:
日期:
摘要
本课程设计完成了数字电子钟的设计,数字电子钟是一种用数字显示秒、分、时的计时装置,数字电子钟走时精度高,稳定性好,使用方便,不需要经常调校,数字式电子钟用秒脉冲发生器的精度稳定保证了数字钟的质量。同时还兼容了闹钟功能、整点报时功能、和现实功能
关键词:数字电子时钟,闹钟,整点报时,显示
第1章数字电子时钟概述
本次设计以数字电子为主,实现对时、分、秒、星期数字显示的计时装置,周期为24小时,显示满刻度为23时59分59秒,并具有校时功能,报时功能,闹钟功能,整点报时功能的数字电子钟。电路主要采用中规模CMOS集成电路。本系统的设计电路分计时调时模块模块、闹钟模块模块、正点报时模块、显示电路模块等几个部分。
计时调时模块
计时功能:
它是由两个60进制计数器和一个24进制计数器连接成的。构成了时钟正常的计时功能。当到达59秒钟的时候,当再来一个CP脉冲的时候,将自动进位,使分针上加一。分针也是一样。当时针到达23点59分59秒的时候,当再次来一个CP脉冲时候,又转化为0点0分0秒。
调时功能:
控制键mode=’0’;
当调分sb为0的时候,调分有效,分针加一;
当调时sa为0的时候,调时有效,时针加一;
数码管上显示计时的时间。
(说明:此处调分功能的实现是在second即秒钟内实现的,当调分=0时,向second模块内输入一个脉冲信号,分针加一。调时功能实现也是如此。)
注意:此次实验要求只用一个时钟脉冲,所以我选择了1024HZ的频率。用1个分频器实现了频率的分频。
图形连接如下
闹钟模块
正常定时功能:
此时,应该是mode=’1’(定时开关),即定时有效。此时与门才会输入有效脉冲信号,定时开始,通过调分sb实现调分功能,通过调时sa实现调时功能。此处的定时功能和上面所说的调时功能实现的步骤基本类似。但是只有在控制键mode=1时,才能输出定时时间,并且在数码管上显示我们所定的时间(秒针不算)。
闹钟鸣叫:
tsalarm(比较开关)不断把所定时间与当前时间进行比较,当到达所定时间的时候,发出鸣叫,时间持续十秒钟。
整点报时模块
当它到达59分51、53、55、57秒时,他发出四声低音,当到达59分59秒时,发出一声高音,起定点报时的功能,此处发出高低不同的声音是因为输入的频率不同。输入1024HZ频率的时候,发出高音。输入512HZ频率的时候,发出低音。
显示模块
它包括1个七段译码器、一个八进制计数器和一个六选一的数据选择器。
当mode=’0’时数码管上显示计时状态,mode=’1’时数码管上显示闹钟状态。
第2章数字电子时钟设计思想
计时模块内部小模块
second模块(秒60进制)
library ieee;
use ;
use ;
entity second is
port(clk,clr:in std_logic;
sec1,sec0:out std_logic_vector(3 downto 0);
co:out std_logic);
end second;
architecture art of second is
begin
process(clk,clr)
t0:std_logic_vector(3 downto 0);
begin
if clr='1' then
cnt1:="0000";
cnt0:="0000";
elsif clk'event and clk='1' then
t1="0101" t0="1001"then
co<='1';
cnt1:="0000";
cnt0:="0000";

t0<"1001"then
cnt0:=cnt0+1;
co<='0';
else