文档介绍：**大学实验(实训)报告实验名称运算器、存储器所属课程计算机组成与结构所在系。、01H、02H、03H、04H地址单元中分别写入数据11H、12H、13H、14H、15H,再依次读岀数据。-CM++计算机组成原理教学实验系统一台,排线若干。(2KX8bit)构成(位于MEM单元),如图2T所示。6门6有三个控制线:CS(片选线)、0E(读线)、WE(写线),其功能如下图,当片选有效(CS二0)时,0E二0时进行读操作,WE二0时进行写操作,本实验将CS常接地。VccA8A9WEOEA10CSI/O7I/O6I/O5I/O4I/O3RAM(6116)A7A6A5A4A3A2AlAOl/OOl/OlI/O2GND图2-1SRAM6116引脚图由于存储器最终挂接到CPU上,所以还需要一个读写控制逻辑,使得CPU能控制MEM的读写,实验中的读写控制逻辑如图2-2所示,由于T3的参与,可以保证MEM的写脉宽与T3—致,T3由时序单元的TS3给出。I0M用来选择是对I/O还是对MEM进行读写操作,RD二1时为读,WR二1时为写。RDXMWRXIOWXIOR图2-2读写控制逻辑T3WRIOMXMRD实验原理如图2-3所示,存储器数据线接至数据总线,数据总线上接有8个LED灯显示D7-D0的内容。地址线接至地址总线,地址总线上接有8个LED灯显示A7-AO的内容,地址由地址锁存器给出。数据开关经一个三态门连至数据总线,分时给出地址和数据。地址寄存器为8位,接入6116的地址A7-A0,6116的高三位地址A10-A8接地,所以其实际容量为256字节。图2-3存储器实验原理图RDWR实验箱中所有单元的时序都连接至时序与操作台单元,CLR都连接至CON单元的CLR按钮。实验时T3由时序单元给岀,其余信号由CON单元的二进制开关模拟给出,其中I0M应为低(即MEM操作),RD、WR高有效,MR和MW低有效,LDAR高有效。-5实验接线图(1) 关闭实验系统电源,按图2-5连接实验电路,并且检查无误。(2) 将时序与操作台单元的开关KK1、KK3设置为运行档、开关KK2设置为“单步”档。(3) 将CON单元的IOR开关置为1,打开电源开关。(4) 给存储器的OOH、、03H、04H地址单元中分别写入数据11HS12H、13H、,因此数据和地址要分时写入,先写地址,具体操作步骤为:先关掉存储器的读写(WR二0,RD二0),数据开关输出地址(I0R二0),然后打开地址寄存器门控信号(LDAR二1),按动ST产生T3脉冲,即将地址写入到AR中。再写数据,具体操作步骤为:先关掉存储器的读写(WR二0,RD=O)和地址寄存器门控信号(LDAR二0),数据开关输出要写入的数据,打开输入三态门(1020),然后使存储器处于写状态(WR二1,RD二0,I0M二0),按动ST产生T3脉冲,即将数据打入