文档介绍：PCB设计和生产流程知识模板PCBLayout中的走线策略布线(Layout)杲PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能,大多数高速的设计理论也要最终经过Layout得以实现并验证,由此可见,布线在高速PCB设计中是至关重要的。下面将针对实际布线中可能遇到的一些情况,分析其合理性,并给出一些比较优化的走线策略。主要从直角走线,差分走线,蛇形线等三个方面来阐述。,也几乎成为衡量布线好坏的标准之一,那么直角走线究竟会对信号传输产生多大的影响呢?从原理上说,直角走线会使传输线的线宽发生变化,造成阻抗的不连续。其实不光是直角走线,顿角,锐角走线都可能会造成阻抗变化的情况。=厂fT厂厂它W V*l-414 W -8-13不同角度走线的拐角线宽变化直角走线的对信号的影响就是主要体现在三个方面:一是拐角能够等效为传输线上的容性负载,减缓上升时间;二是阻抗不连续会造成信号的反射;三是直角尖端产生的EMIO传输线的直角带来的寄生电容能够由下面这个经验公式来计算:C=61W(Er)[size=1]l/2[/size]/Z0在上式中,C就是指拐角的等效电容(单位:pF),W指走线的宽度(单位:inch),席指介质的介电常数,Z0就杲传输线的特征阻抗。举个例子,对于一个4Mils的50欧姆传输线()来说,,进而能够估算由此引起的上升时间变化量:T10-90%=*C*Z0/2=**50/2=,直角走线带来的电容效应是极其微小的。由于直角走线的线宽增加,该处的阻抗将减小,于是会产生一定的信号反射现象,我们能够根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗,然后根据经验公式计算反射系数:p=(Zs-ZO)/(Zs+ZO),—般直角走线导致的阻抗变化在7%-20%之间,。而且,从下图能够看到,在W/2线长的时间内传输线阻抗变化到最小,再经过W/2时间又恢复到正常的阻抗,整个发生阻抗变化的时间极短,往往在10ps之内,这样快而且微小的变化对一般的信号传输来说几乎是能够忽略的。图1-8-14 90度拐角分析很多人对直角走线都有这样的理解,认为尖端容易发射或接收电磁波,产生EMI,这也成为许多人认为不能直角走线的理由之一。然而很多实际测试的结果显示,直角走线并不会比直线产生很明显的EMIO可能当前的仪器性能,测试水平制约了测试的精确性,但至少说明了一个问题,直角走线的辐射已经小于仪器本身的测量误差。总的说来,直角走线并不是想象中的那么可怕。至少在GHz以下的应用中,其产生的任何诸如电容,反射,EMI等效应在TDR测试中几乎体现不出来,高速PCB设计工程师的重点还是应该放在布局,电源/地设计,走线设计,过孔等其它方廂。当然,尽管直角走线带来的影响不杲很严重,但并不是说我们以后都能够走直角线,注意细节是每个优秀工程师必备的基本素质,而且,随着数字电路的飞速发展,PCB工程师处理的信号频率也会不断提高,到10GHz以上的RF设计领域,这些小小的直角都可能成为高速冋题的重点对象。(DifferentialSignal)在高速电路设计中的应用越来越广泛,电路中最关键的信号往往都要采用差分结构设计,什么另它这么倍受青睬呢?在PCB设计中又如何能保证其良好的性能呢?带着这两个冋题,我们进行下一部分的讨论。何为差分信号?通俗地说,就是驱动端发送两个等值、反相的信号,接收端经过比较这两个电压的差值来判断逻辑状态"0"还杲,T:而承载差分信号的那一对走线就称为差分走线。差分信号和普通的单端信号走线相比,最明显的优势体现在以下三个方直:a・抗干扰能力强,因为两根差分走线之间的耦合很好,当外界存在噪声干扰时,几乎是同时被耦合到两条线上,而接收谎关心的只是两信号的差值,因另外界的共模噪声能够被完全抵消。b•能有效抑制EMI,同样的道理,由于两根信号的极性相反,她们对外辐射的电磁场能够相互抵消,耦合的越紧密,泄放到外界的电磁能量越少。c・时序定位精确,由于差分信号的开关变化是位于两个信号的交点,而不像普通单端信号依靠高低两个阈值电压判断,因而受工艺,温度的影响小,能降低时序上的误差,同时也更适合于低幅度信号的电路。当前流行的LVDS(lowvoltagedifferentialsignaling)京龙杲指这种小振幅差分信号技术。于PCB工程师来说,最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。可能只要是接触过Layout的人都会了解差分走线的一般要求,那就是"