文档介绍：cache存储结构Cache缓存程序访问的局部性原理Cache的基本原理CPU与Cache之间的数据交换是以字为单位的,而Cache与主存之间的数据交换则是以块为单位的。一个块由若干个定长字组成。当CPU读取主存中的一个字时,该字的主存地址被发给Cache和主存,此时,Cache控制逻辑依据地址判断该字当前是否存在于Cache中:若在,该字立即被从Cache传送给CPU;若不在,则用主存读周期把该字从主存读出送到CPU,同时把含有这个字的整个数据块从主存读出送到Cache中,并采用一定的替换策略将Cache中的某一块替换掉,替换算法由Cache管理逻辑电路来实现。.Cache的命中率基于程序访问的局部性原理,增加Cache使得要访问的数据绝大多数都可以在Cache中找到,这样才能在性能上使主存的平均读出时间尽可能接近Cache的读出时间。Cache的工作效率通常用“命中率”来表示。命中率指的是CPU要访问的信息在Cache中的概率,Cache的命中率越高,CPU访问主存的速度就越接近访问Cache的速度。通常Cache的容量越大,存储的块也越多,CPU的命中率就越高。但是,当Cache的容量达到一定值时,命中率并不会随着容量的增大而增加,而且Cache容量的增大将导致成本的增加,所以,Cache的容量一般是命中率与成本价格的折中。命中率与Cache的容量与块长有关在一个程序执行期间,设Nc表示Cache完成存取的总次数,Nm表示主存完成存取的总次数,h定义为命中率,则有若tc表示命中时的Cache访问时间,tm表示未命中时的主存访问时间,1-h表示未命中率,则Cache-主存系统的平均访问时间ta为:设e表示访问效率,则有为提高访问效率e,命中率h越接近1越好。命中率h与程序的行为、Cache的容量、组织方式、块的大小有关。先进先出算法(FIFO)近期最少使用算法(LRU)随机法动态RAM的工作原理动态RAM都是靠电容存储电荷的原理来寄存信息。动态RAM的刷新:由于存储单元被访问是随机的,有可能某些存储单元长期德不到访问,不进行存储器的读/写操作,其存储单元的原信息将会慢慢消失。为此,必须采用定时刷新的方法,保证动态RAM内的信息不丢失。由于动态RAM采用电容保存电荷有无作为其工作原理,但电容会在规定的时间内丢失电荷。能够被访问到的存储单元(电容)通常访问后,立即重新写入信息,电荷不会丢失。但有些存储单元长期可能得不到访问,所存放的电荷可能丢失,必须进行刷新。集中刷新,分散刷新,异步刷新总线的传输方式按数据传送方式:并行传输总线;串行传输总线;总线分类及控制总线:连接多个部件的信息传输线,是各部件共享的传输介质按数据传送方式:并行传输总线;串行传输总线;按总线的使用范围:计算机总线;测控总线;网络通信总线按部件不同:片内总线;芯片内部的总线系统总线;各大部件间的信息传输线(数据总线;地址总线;控制总线)数据总线用来传输各部件之间的数据信息,它双向传输总线,其位数与机器字长、存储字长有关。数据总线的位数称为数据总线宽度,它是衡量性能的一个重要参数。控制总线双向通信总线;用于计算机系统之间或计算机系统与其他系统之间的通信。通信总线按传输方式:串行通信;并行通信总线特性机械特性、电气特性、功能特性、时间特性总线的性能指标:总线宽度:通常是指数据总线的根数