文档介绍：电子技术论文PC总线译码器设计摘要:通过对微机应川系统屮地址译码器设计方法的探讨指岀了传统器件的局限性提出一种用可编程逻供器件PLD设计任意地址范I韦I译码器的简便方法该方法给出了利用地址区间边界值肓接写出地址译码逻辑关系式的3个设计规则以及为进一步简化设计过程的2个补充设计规则此设计方法对于用FM软件进行PLD器件开发非常方便实用。可编程逻辑器件(ProgrammableLogicDevice简称PLD)是20世纪80年代蓬勃发展起來的专川集成电路的一个重要分支,PLD器件以其优越的性能灵活的功能及崭新的设计方法使得数字系统的设计理论和设计方法发生了人的变化它的应川已渗透到计算机硬件工业控制智能仪器家用电器和现代通讯等各个领域。地址译码器在微机丿''训系统小是常用的逻辑部件。传统的设计方法采用MSI(MediumScaleIntegration)译码器,它的设计方法简单、使用方便,但由于内部逻辑结构固定,各输出端地址间隔相同,不能育效地分配地址,使其在某些场合的皿用受到限制。而采丿IJPLD器件设计地址译码器则没有以上限制,它可设计岀任意地址范围的译码器,实现传统设计方法需多片或多级译码才能完成的功能。在支持PLD器件的设计开发软件工具中有编译型设计软件,如ABEL和CUPL,还有汇编型设计软件如PALASM和FM(Fast-Map),其中FM软件适用于GAL(GenericArrayLogic)型PLD器件的设计开发它的设计规则简单易于掌握但要求输入文件采用与或关系的逻辑描述方式。在川FM作为PLD器件开发软件设计任意地址范伟I译码器的过程屮如果能够方便地玄接写岀其译码逻辑关系武无疑可对PLD器件在这一领域的丿应川提供有力的支持木文提出利用地址区域边界值直接获得区间地址译码逻辑的方法來设计任意地址范围译码器并给出具体设计规则。1、设计思想及方法微机系统屮的地址译码一般应用于I/O端口地址译码和存储器地址译码。存储器地址译码的思想基于微机系统的存储器组织结构,Id前微机系统小存储器组织仍采用按字节编址的一维线性地址空间结构。存储芯片经字、位扩展后可构成多个存储模块,各模块内地址连续分布,山系统低端地址线构成模块屮芯片内部寻址信号,不同模块间则山系统高端地址线构成模块译码选择信号。I/O地址译码的特点是区间的范|韦I小而数量多,设计方法与存傍器地址译码相同。按照这一思想提出如下设计方法对于某给定地址区间[AL,AH]若有地址A与逻辑式FAMAL和FAWAH之间满足:当AMAL时,FAMAL有效;当AWAH时,FAWAH有效,则F二FA2AL•FAWAH就意味着当ALWAWAH时F有效,故F正是地址区间[AL,AH]的译码逻辑式。2、设计规则前述设计方法小需得到对于地址[AL,All]的逻辑关系武FAMAL和FAWAII,这成为设计实现的关键。如采用常规的组合逻辑电路设计方法,当地址译码的输入变量较多时,其求解过程相当复杂。根据数码比较的规律设法由U知地址范«两边界值归纳得到冑接写出两个逻辑式的简便方法则可使设计过程人为简化。观察两个n位二进制数A=An-lAn-2…….A1A0和B=Bn-IBn-2……..BIBO,若B为已知由量值数码比较的规律可知A2B的条件为两数自高位起向右逐位比较,若An-1A门-2…….A1AO二Bn-lBn-2……..BI