文档介绍：武汉轻工大学数学与计算机学院《计算机组成原理》实验报告题目: 4 位二进制计数器实验专业: 软件工程班级: 130X 班学号: 1305110 XXX 姓名: XX 指导老师: 郭峰林 2015 年 11 月3日【实验环境】 1. Win 7 2. 计算机组成原理教学实验系统一台。【实验目的】 1 、熟悉 VHDL 语言的编写。 2 、验证计数器的计数功能。【实验要求】本实验要求设计一个 4 位二进制计数器。要求在时钟脉冲的作用下,完成计数功能,能在输出端看到 0-9 , A-F 的数据显示。(其次要求下载到实验版实现显示) 【实验原理】计数器是一种用来实现计数功能的时序部件, 计数器在数字系统中主要是对脉冲的个数进行计数, 以实现测量、计数和控制的功能, 同时兼有分频功能。计数器由基本的计数单元和一些控制门所组成, 计数单元则由一系列具有存储信息功能的各类触发器构成, 这些触发器有 RS 触发器、 T 触发器、 D 触发器及 JK 触发器等。计数器在数字系统中应用广泛,如在电子计算机的控制器中对指令地址进行计数, 以便顺序取出下一条指令, 在运算器中作乘法、除法运算时记下加法、减法次数,又如在数字仪器中对脉冲的计数等等。计数器按计数进制不同, 可分为二进制计数器、十进制计数器、其他进制计数器和可变进制计数器, 若按计数单元中各触发器所接收计数脉冲和翻转顺序或计数功能来划分, 则有异步计数器和同步计数器两大类,以及加法计数器、减法计数器、加/ 减计数器等,如按预置和清除方式来分,则有并行预置、直接预置、异步清除和同步清除等差别,按权码来分, 则有“ 8421 ”码,“ 5421 ”码、余“3”码等计数器, 按集成度来分, 有单、双位计数器等等, 其最基本的分类如下: 计数器的种类????????????????????????????进制计数器十进制计数器二进制计数器进制可逆计数器减法计数器加法计数器功能异步计数器同步计数器结构 N 、、、 3 2 1 下面对同步二进制加法计数器做一些介绍。同步计数器中, 所有触发器的 CP 端是相连的, CP 的每一个触发沿都会使所有的触发器状态更新。因此不能使用 T′触发器。应控制触发器的输入端,即将触发器接成 T 触发器。只有当低位向高位进位时( 即低位全 1 时再加 1), 令高位触发器的 T=1 , 触发器翻转, 计数加1。例如由 JK 触发器组成的 4 位同步二进制加法计数器,令其用下降沿触发。下面分析它的工作原理。①输出方程 nnnnQQQQ CQ 0123?②驱动方程??????????????? nnn nn nQQQKJ QQKJ QKJ KJ 01233 0122 011 001 ③状态方程本实验中要求用 VHDL 语言设计同步 4 位二进制计数器,令其上升沿触发。说明: 为了方便在 sp2 中完成编译和功能仿真,我们选择芯片 Cyclone II,EP2C70F89C6, 而在 DE2-115 开发板中进行下载时,则需要选择与开发板相匹配的芯片 Cyclone IVE 中的 EP4CE115F29C7 。( 芯片选择见下文详述, 注意每次变换芯片后都需要重新编译) 【实验步骤】 创建项目工程 1、首先新建一个文件夹。利用资源管理器