文档介绍：同步缓冲器(FIFO) 的设计与实现姓名:崔琦学号: 100260305 班级: 2010 级电科 3班院系:电气与信息工程学院专业:电子科学与技术同组人姓名:梁承润李建凯(说明: 我们三个人前面的报告部分是一样的, 因为课设基本是三个人商议完成,所以就感觉报告部分没什么不同的就只写了一份报告) 2 目录 1 原理与系统设计...................................................................................... 3 2 设计思想.................................................................................................. 4 3 源码与注释.............................................................................................. 5 4 仿真......................................................................................................... 12 5 综合......................................................................................................... 15 6 心得体会与建议.................................................................................... 19 3 1 原理与系统设计 FIFO (First InFirst Out )——是一种可以实现数据先入先出的存储器件。 FIFO 就像一个单向管道,数据只能按固定的方向从管道一头进来,再按相同的顺序从管道另一头出去,最先进来的数据必定是最先出去。 FIFO 被普遍用作数据缓冲器。 FIFO 的基本单元是寄存器,作为存储器件, FIFO 的存储能力是由其内部定义的存储寄存器的数量决定的。本题中所设计的是同步 FIFO (即输出输入端时钟频率一致) ,异步复位,其存储能力为( 16x8 ) ,输出两个状态信号: full 与 empty ,以供后继电路使用。根据系统要求,画出的系统框图,如图 1所示图1 同步 FIFO 框图端口说明: 输入: in_data: 输入数据端口,位宽为 8位; read_n: 读使能端,当 read_n=0 时,可以读出数据; write_n: 写使能端,当 write_n=0 时,可以写入数据; clock: 时钟信号, 在时钟的正边沿进行采样; reset_n: 复位信号,当 reset_n =0时, 计数器及读写都被清零(即: 读写地址指针都指向 0) 输出: out_data: 输出数据端口,位宽为 8位;; full : FIFO 状态信号,当 full=1 时,表明该 FIFO 存储器已经写满; e mpty : FIFO 状态信号,当 empty=1 时,表明该 FIFO 存储器已经读空; 4 FIFO 满的情况下,不能再写,写指针不能加 1; FIFO 空的情况下,不能再读,读指针不能加 1; 2 设计思想由以上的系统框图和端口分析,我们将设计的重点定在了解决以下三个核心问题上: 1. FIFO 的存储体如何表示? “先进先出”的逻辑功能? FIFO 内部使用了多少,是满是空? 针对以上三个问题,我们所采取的方法是: 16× 8的二维数组来表示 FIFO 的存储体。 “先进先出”的逻辑功能,我们定义了“读指针”及“写指针”,分别用来指示读操作与写操作的位置。 FIFO 是满还是空, 我们定义了一个计数器,用以标志 FIFO 已使用了多少空间。在解决了以上三个重点问题以后,针对同步 FIFO 的逻辑功能,我们拟定了以下一个结构图,如图 2所示: 图2 FIFO 设计结构图 5 3 .源码与注释 源代码我们在完成了之前两步的准备工作之后,进行了源码的设计,具体的代码如下: `define DEL 1 // 为了使仿真接近真实情形,我们定义了从时钟到输出的延时 module sfifo(clock,reset_n,in_data,read_n,write_n,out_data,full,empty); // 输入信号 input clock; // 输入时钟 input rese