文档介绍：静态存储器字、位扩展地址总线低 11 位实现片内选单元高位地址译码给出片选信号/CS0 /CS1 高八位数据低八位数据/WE 2 K * 8 bit 2 K * 8 bit 2 K * 8 bit 2 K * 8 bit 译码器静态存储器字、位扩展 TEC-2 机的存储器的容量为 4096 个字,为 16 位字长, 用 2048 * 8 的存储器芯片实现。为此, 必须用两个芯实现由 2048 扩展容量到 4096 个存储单元(字扩展) 静态存储器字、位扩展再用两个芯片实现由 8位扩展长度到 16 位字长(位扩展) 要用 4 片芯片实现该存储器系统。静态存储器字、位扩展为访问 2048 个存储单元, 要用 11 位地址,把地址总线的低 11 位地址送到每个存储器芯片的地址引脚; 对地址总线的高位进行译码, 译码信号送到各存储器芯片的/CS 引脚, 静态存储器字、位扩展用于选择存储器芯片,使不同芯片分时运行。还要向存储器芯片提供读写控制信号 /WE,以区分读写, /WE 为高电平是读操作,为低是写操作。主存储器的多体结构为了提高计算机系统的工作效率, 需要提高主存储器的读写速度。为此可以实现多个能够独立地执行读写的主存储器体,以便提高多个存储体之间并行读写的能力。主存储器的多体结构多体结构同时适用于静态和动态的存储器。考虑到程序运行的局部性原理,多个存储体应按低位地址交叉编址的方式加以组织。类似的也可按一体多字的方式设计主存储器部件。地址寄存器主存储器存储体 W W W W 数据总线一体多字结构选择地址寄存器数据总线 0 字 1 字 2 字 3 字多体结构破坏性读出:执行读操作后, 被读单元的内容一定被清为零,会破坏所保存的信息为正常工作,必须把刚读出的内容立即写回去,通常称为预充电延迟,它影响存储器的工作频率,在结束预充电前不能开始下一次读。动态存储器