文档介绍：54S197/74S197
STTL 型可预置四位二进制计数器/锁存器
特点外引线排列图
·进行四位二进制计数
·全可编程序(预置)
·完全独立的清除输入
·输入二极管箝位简化系统设计
·输出 QA 除了驱动时钟 2 输入端外,还能保持全扇出
能力
典型参数:
f 工作频率=140MHz
Pd=375mW
功能表
(工作)方式选择表计数时序(注 A)
输入输出
计数
清除计数/置数时钟 Q Q Q Q
工作模式 D C B A
CLK 0 L L L L
L × × 清零(复位) 1 L L L H
H L × 置数(预置) 2 L L H L
H H ↓计数 3 L L H H
4 L H L L
H=高电平 L=低电平
5 L H L H
×=不定(高或低电平)
6 L H H L
↓=由“高”→“低”电平的跃变
7 L H H H
8 H L L L
9 H L L H
10 H L H L
11 H L H H
12 H H L L
13 H H L H
14 H H H L
15 H H H H
注:输出接时钟输入端。
A QA CLK2
天水天光半导体有限责任公司(八七一厂) 版
54S197/74S197
STTL 型可预置四位二进制计数器/锁存器
说明:
这种可预置四位二进计数器是由四个直接耦合主从触发器组成,通过内部互连组
成一个 2 分频和一个 8 分频计数器。这种四位计数器是可全编程的,即可通过在计数/
置数输入上加一低电平,并在数据输入端加上所需的数据,就可将输出预置到任何电平。
这些输出将随数据输入而变化,不受时钟状态的影响。
在计数操作期间,信号将在时钟脉冲的下跃变边沿传输到输出。这种计数器采用直
接清除,当直接清除端是低电平时,则所有输出都为低电平,而不管时钟是什么状态。
假如将计数/置数输入当选通使用并将数据送入数据输入端,则这种计数器也可做 4
位寄存器使用。当计数/置数输入端为低电平时,输出将直接随数据输入而变,但当计
数/置数输入为高电平时且时钟处于无效状态时,输出将保持不变。
所有输入端都用二极管箝位,以尽量减小传输线的影响,简化系统设计。本电路与
大多数 TTL 和 DTL 逻辑系列相容。
逻辑图
天水天光半导体有限责任公司(八七一厂) 版
54S197/74S197
STTL 型可预置四位二进制计数器/锁存器
推荐工作条件
74Ⅱ 54
符号参数名称参数值参数值单位
最小典型最大最小典型最大
Vcc 电源电压 5 5 V
VIH 输入高电平电压 V
VIL 输入低电平电压 V
IOH 输出高电平电流-1000 -1000 μA
IOL 输出低电平电流 20 20 mA
时钟 1 0 100 0 100
f 时钟频率 MHz
CK 时钟 2 0 50 0 50
时钟