1 / 12
文档名称:

计算机系统结构习题解答样稿.doc

格式:doc   大小:508KB   页数:12页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

计算机系统结构习题解答样稿.doc

上传人:读书之乐 2020/11/22 文件大小:508 KB

下载得到文件列表

计算机系统结构习题解答样稿.doc

相关文档

文档介绍

文档介绍:1. 什么是存放系统?对于一个由两个存放器M1和M2组成存放系统,假设M1命中率为h,两个存放器存放容量分别为s1和s2,存取时间分别为t1和t2,每千字节成本分别为c1和c2。
⑴ 在什么条件下,整个存放系统每千字节平均成本会靠近于c2?
⑵ 该存放系统等效存取时间ta是多少?
⑶ 假设两层存放器速度比r=t2/t1,并令e=t1/ta为存放系统访问效率。试以r和命中率h来表示访问效率e。
⑷ 假如r=100,为使访问效率e>,要求命中率h是多少?
⑸ 对于⑷中命中率实际上极难达成,。现在采取一个缓冲技术来处理这个问题。当访问M1不命中时,把包含被访问数据在内一个数据块全部从M2取到M1中,并假设被取到M1中每个数据平均能够被反复访问5次。请设计缓冲深度(即每次从M2取到M1中数据块大小)。
答:
⑴ 整个存放系统每千字节平均成本为:
不难看出:当s1/s2很小时候,上式值约等于c2。即:s2>>s1时,整个存放器系统每千字节平均成本会靠近于c2。
⑵ 存放系统等效存取时间ta为:
⑶ 
⑷ 将数值代入上式能够算得:h>%

经过缓冲方法,。假设对存放器访问次数为5,缓冲块大小为m。那么,不命中率减小到原来1/5m,列出等式有:
解这个方程得:m=16,即要达成⑷中访问效率,缓冲深度应该最少是16(个数据单位)。
2. 要求完成一个两层存放系统容量设计。第一层M1是Cache,其容量有三种选择:64KB、128KB和256KB,、;第二层M2是主存放器,其容量为4MB。并设两个存放器存取时间分别为t1和t2,每千字节成本分别为c1和c2。假如c1=20c2和t2=10t1。
⑴ 在t1=20ns条件下,分别计算三种存放系统等效存取时间。
⑵ 假如c2=,分别计算三种存放系统每千字节平均成本。
⑶ 对三种存放系统设计作一个比较,并分别按平均成本和等效存取时间指出它们性能排列次序。
⑷ 依据等效存取时间和平均成本乘积,选择最优设计。
答:
⑴ 

∴ 三种存放系统等效存取时间分别为:

三种存放系统每千字节平均成本为:
⑶ 根据平均成原来说ca1<ca2<ca3,根据等效存取时间来说ta3<ta2<ta1。
⑷ 
方案
ta(ns)
ca($/KB)
乘积
比较
1
74


最差
2
38


中等
3



最优
3. 有16个存放器模块,每个模块容量为4M字节,字长为32位。现在要用这16个存放器模块组成一个主存放器,有以下多个组织方法:
方法1:16个存放器模块采取高位交叉方法组成存放器。
方法2:16个存放器模块组成并行访问存放器。
方法3:16个存放器模块采取低位交叉方法组成存放器。
方法4:2路高位交叉8路低位交叉组成存放器。
方法5:4路高位交叉4路低位交叉组成存放器。
方法6:4路并行访问4路低位交叉组成存放器。
⑴ 写出多种存放器地址格式。
⑵ 比较多种存放器优缺点。
⑶ 不考虑访问冲突,计算多种存放器频带宽度。
⑷ 画出多种存放器逻辑示意图。
答:
⑴ 多种存放器地址格式以下:
方法1:16个模块高位交叉
高 低
4bit模块号
20bit模块内地址
2bit字地址
方法2:16个模块并行访问
高 低
20bit模块内地址
2bit字地址
4bit多路选择
方法3:16个模块低位交叉
高 低
20bit模块内地址
2bit字地址
4bit模块号
方法4:2路高位交叉8路低位交叉
高 低
1bit组号
20bit模块内地址
2bit字地址
3bit模块号
方法5:4路高位交叉4路低位交叉