文档介绍：单片机原理及其嵌入式应用教程*,一般前者用ROM,后者用RAM,他们与CPU的连接有两种方案:。冯·诺伊曼结构,也称普林斯顿结构,是一种将程序指令存储器和数据存储器合并在一起的存储器结构。程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置,因此程序指令和数据的宽度相同。冯·诺伊曼结构计算机将代码作为一种特殊的数据来操作。这种结构方案如下图:程序存储器CPU数据存储器Motorola公司的微处理器采用此种结构存储器统一编址哈佛结构哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。中央处理器首先到程序指令存储器中读取程序指令内容,解码后得到数据地址,再到相应的数据存储器中读取数据,并进行下一步的操作(通常是执行)。程序指令存储和数据存储分开,可以使指令总线和数据总线有不同的数据宽度,如Microchip公司的PIC16芯片的程序指令是14位宽度,而数据是8位宽度。Intel公司的MCS-51/96系列的单片机就是采用这种结构这种结构方案如下图:程序存储器CPU数据存储器存储器分离编址I/O端口和寄存器的编址I/O端口分离编址:I/O端口独立开辟一个空间,用专门的I/O访问扩展线与指令实现I/O操作。如Intel公司的80×86指令系统有IN和OUT指令实现I/O口操作。I/O端口统一编址:将I/O地址与存储器地址统一在一个空间,分配不同的地址。寄存器编址原则类似。Motorola微控制器的寄存器占用存储器资源,为它们分配了一些专用的地址空间CPU程序存储器数据存储器I/O端口寄存器统一编址的体系结构内部时序内部时序CPU08内部时序由4相(节拍)组成,分别为T1、T2、T3、T4,各相输出一个时钟脉冲,相位差90°。每4拍组成一个CPU时钟周期,可合并看成一个CPU总线时钟。定义T1上升沿为CPU总线时钟上升沿,地址总线上下一个新地址在T3上升沿开始有效。数据总线上的数据刷新与T1上升沿同步如总线时钟频率为8M,CPU的T节拍频率就为32M,锁相环时钟发生电路或晶振电路需输出32M的时钟频率。周期1周期2T1T2T3T4T1T2T3T4T1T2T3T4地址周期N数据周期N执行周期CPU时钟内部地址总线内部数据总线流水线技术流水线技术将每条指令分解为多步,并让不同指令的各步操作重叠,从而实现几条指令并行处理,以加速程序运行过程。例如将指令分为3步:取值译码执行取指译码执行取指译码执行取指译码执行T1T2T3T4T5T6采用流水线技术后,并没有加速单条指令的执行,但实现多条指令的不同步骤同时执行,总体上加快了指令流速度缩短程序执行时间取指译码执行第一条指令第二条指令第三条指令第四条指令…M68HC908GP32单片机基本结构概述*基本结构概述