1 / 14
文档名称:

课程设计总结报告.doc

格式:doc   大小:151KB   页数:14页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

课程设计总结报告.doc

上传人:ツ梦溪じ☆ve缱绻?ミポマ 2020/12/27 文件大小:151 KB

下载得到文件列表

课程设计总结报告.doc

文档介绍

文档介绍:课程设计总结报告
课程设计总结报告
编写课程设计的总结报告是对学生写科学论文和科研总结报告的能力训练。通过写报告,不仅把设计、组装、调试的内容进行全面总结,而且把实践内容上升到理论高度。总结报告应包括以下几点:(1)课题名称。(2)内容摘要。(3)设计内容及要求。
(4)比较和选写设计的系统方案,画出系统框图。(5)单元电路设计、参数计算和器件选择。
(6)画出完整的电路图,并说明电路的工作原理。要求包括系统原理图和印制版电路图。(7)组装调试的方法与结果。包括:①使用的主要仪器和仪表。②调试电路的方法和技巧。
*③测试的数据和波形并与计算结果比较分析。*④调试中出现的故障、原因及排除方法。
(8)总结设计电路的特点和方案的优缺点,指出课题的核心及实用价值,提出改进意见和展望。
(9)列出系统需要的元器件清单。(10)列出参考文献。(11)收获、体会。
(12)设计报告的总页数建议要控制在15±3页(A4)范围内。
电子电路设计举例
为了帮助初学设计者了解电子电路的预设计过程和步骤,将以简单数字频率计为例,介绍设计的方法,并重点讨论电路预设计部分。
一、设计题目
简单数字频率计的设计二、技术指标和设计要求1.频率的测量范围:1~9999HZ2.被测信号幅度:Ui<100mv三、选择总体方案,确定电路框图1.提出方案
任务要求测量输入信号的频率,为此可以采用不同的方法:一种是间接测量法,例如先将输入信号变换成与频率成正比的电压,再利用A/D转换器形成数字信号,最后用数码显示器显示出来;另一种是直接测量法,即将输入信号放大整形后,通过控制门记录1秒钟内的脉冲数,再通过计数器、译码显示电路表示出来。所以,完成该设计任务至少可以有两种方案,。
2.方案论证
,但它必须有频率检波电路和A/D转换电路,不仅电路比较复杂,而且信号经过两次变换会产生较大误差,因此测量结果不很准确,该电路调试也较困难,所以该方案不是最佳的。
,只要将输入信号放大整形成为脉冲信号,即可直接测量出信号的频率。这里关键问题是产生精确的秒控制信号,以保证测量的精度。如果采用石英晶体振荡器产生脉冲振荡信号,然后通过分频便可获得稳定、精确的时基信号。这一电路实现起来也不困难。可见,比较两种方案可以得出结论,第二种方案比较合理、可行。四、分析单元电路并选择器件1.秒控制信号产生电路(1)秒信号发生器
为了产生精确的秒信号,必须有信号发生器即振荡器。从数字电路课中可知,振荡器的频率和稳定度越高,形成的钞信号就越准确。为了简便可行,用电子表的石英晶体构成
频率为32768HZ(=2)的振荡器,然后经过15次二分频就可以得到秒信号。
采用14位二进制串行分频器CC4060,外接石英晶体JN即可直接实现振荡与分频功能。因其输出是2Hz的信号,需再接一个二分频器就可以得到秒信号,。
(2)秒控制信号产生电路
有了秒信号还需要形成秒控制信号,以便控制门电路在一秒钟的采样时间内,记录输入信号的频率。为了使记录的频率数值有一个稳定的显示时间,同时每次记录之前计数器必须清零,所以要求秒控制脉冲间隔一定时间出现一次。如果采样时间为1秒,显示稳定的数字为5秒,则可用6只D触发器组成环形振荡器,其输入触发信号是秒信号,其并行输出Q1~Q6为顺序脉冲,其电路原理图和波形图如图1.1.5(a)和(b)所示。图中Q1为秒控制信号,其高电平用来打开控制门电路,其低电平用来控制计数器的清零端和译码器的锁存端。环形振荡器由双4位寄存器CC4015来实现,其连线图如图1.1.6所示。
2.放大整形电路
这部分单元电路用于对输入信号进行适当放大,以保证测量的精度和灵敏度。信号经放大后再送入整形电路整形。为了使放大电路与逻辑电路相容,应当选用单电源供电的运算放大器,这里选用F158,电源电压选用5V。整形电路选用施密特触发器CC4093。。
3.主校门电路
主校门电路由一只与非门和一只反相器组成。可选用2输入与非门CC4011,。
4.计数、译码和显示电路
由于频率计的测量范围是1~9999HZ,因此采用四只二十进制同步加法计数器,可选用两块双BCD同步加法计数器CC4518。
译码器选用CC4511可以直接驱动发光H极管数码显示器(即LED数码管人由于4511输出a_g的信号为高电平有效,所以选用共阴极LED数码管,选取MR213即可。另外CC4518清零端Cγ和CC4511锁存端LE均为高电平有效,因此用Q的低电平控制清零和锁存时,必须加一级反相器再接至每个计数器和译码器的Cγ和LE端