1 / 5
文档名称:

加减法器模板.doc

格式:doc   大小:681KB   页数:5页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

加减法器模板.doc

上传人:书犹药也 2021/1/10 文件大小:681 KB

下载得到文件列表

加减法器模板.doc

相关文档

文档介绍

文档介绍:实 验 报 告
学院:计算机科学学院 专业:计算机应用 年11 月25 日
姓 名
学 号
班 级
指导老师
课程名称
数字逻辑



试验名称
加/减法器利用
1.试验目标
(一)、依据要求设计一个加/减法器,在电路M控制下进行加/减法运算。当M=0时,实现加法器功效,当M=1时,实现减法器功效;
(二)、了解简单数字系统设计;
(三)、加强动手能力,在试验台上完成试验。
2.试验内容
设计一个加/减法器,熟悉了解其中原理和功效。
3.试验环境
数字逻辑试验台
一个74LS283芯片
一个74LS86芯片
导线若干
4.试验方法、步骤、程序及测试结果
(一)、根据要求画出电路图以下图1所表示
(二)、试验步骤:
设A和B分别为四位二进制数,其中A=A4A3A2A1为被加数(或被减数),B=B4B3B2B1为加数(或减数),S=S4S3S2S1为和数(或差数)。令M为功效选择变量,当M=0时,实施A+B;当M=1时,实施A-B.
用一片4位二进制并行加法器和四个异或门实现上述逻辑功效。芯片为74283和7486,具体可将4位二进制数A直接加到并行加法器A4、A3、A2、A1输入端,4位二进制数B经过异或门加到并行加法器B4、B3、B2、B1 输入端。
M/Co
A4A3A2A1
B4B3B2B1
F4F3F2F1
0
0101
0110
1011
0
1011
0111
0010
1
1010
0001
1001
1
0011
0111
1100
(四)、
(五)、程序及测试结果
当M=0时,C0=0,bi+M=bi+0=bi,加法器实现A+B;当M=1时,C0=1,bi+M=bi+1=bi,加法器实现A+B+1,即A –B.
将开关k9=M/C0置于0,再将开关k1k2k3k4=A4A3A2A1分别设为0101和将开关k5k6k7k8=B4B3B2B1设为0110,观看灯L1L2L3L4输出是否为1011;再将开关k9置于1,将k1k2k3k4设为0011,将开关K5K6K7K8设为0111,观察其输出;同理,你能够随便设置任何数字,来进行检验运算。
这个电路图原理就是将输入设置初值,依据你将开关设置数不一样,来进行加/减运算。这就是加减法器利用。


功效说明:
、74LS283四位并行加法器功效说明:

图中,A4、A3、A2、A1 ------- 二进制被加数(被减数);
   B4、B3、 B2、B1 ------- 二进制加数(减数);