1 / 26
文档名称:

2020年数字系统设计与verilogHDL.ppt

格式:ppt   大小:395KB   页数:26页
下载后只包含 1 个 PPT 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

2020年数字系统设计与verilogHDL.ppt

上传人:非学无以广才 2021/1/12 文件大小:395 KB

下载得到文件列表

2020年数字系统设计与verilogHDL.ppt

相关文档

文档介绍

文档介绍:乘法器模块
计数器模块
锁相环模块
存储器模块
其他模块
内容
第4章 基于宏功能模块的设计
数字系统设计与verilogHDL
2021/1/12
1
乘法器模块
Megafunction库是Altera提供的参数化模块库。从功能上看,可以把Megafunction库中的元器件分为:
算术运算模块(arithmetic)
逻辑门模块(gates)
储存模块(storage)
IO模块(I/O)
数字系统设计与verilogHDL
2021/1/12
2
算数运算模块库
数字系统设计与verilogHDL
2021/1/12
3
参数化乘法器lpm_mult宏功能模块的基本参数表
lpm_mult
数字系统设计与verilogHDL
2021/1/12
4
(1)调用lpm_mult
数字系统设计与verilogHDL
2021/1/12
5
(2)lpm_mult参数设置
输入输出位宽设置
乘法器类型设置
数字系统设计与verilogHDL
2021/1/12
6
(3)编译仿真
8位有符号乘法器电路
功能仿真波形
数字系统设计与verilogHDL
2021/1/12
7
计数器模块
计数器输出端口宽度和计数方向设置
数字系统设计与verilogHDL
2021/1/12
8
计数器模和控制端口设置
数字系统设计与verilogHDL
2021/1/12
9
更多控制端口设置
数字系统设计与verilogHDL
2021/1/12
10