1 / 61
文档名称:

电路原理图设计及Hspice实验报告.doc

格式:doc   大小:3,921KB   页数:61页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

电路原理图设计及Hspice实验报告.doc

上传人:AIOPIO 2021/1/13 文件大小:3.83 MB

下载得到文件列表

电路原理图设计及Hspice实验报告.doc

相关文档

文档介绍

文档介绍:电子科技大学成都学院
(微电子技术系)
实验报告书
课程名称:电路原理图设计及Hspice
学   号:         
姓   名:          
教   师:         
  年06月15日
    实验一 基本电路图的Hspice仿真
实验时间:  同组人员:
一、实验目的
1.学****用Cadence软件画电路图。
.
3。对反相器电路进行仿真,研究该反相器电路的特点。
二、实验仪器设备
Hspice软件、Cadence软件、服务器、电脑
三、实验原理和内容
激励源:直流源、交流小信号源.
瞬态源:正弦、脉冲、指数、分线段性和单频调频源等几种形式。
分析类型:分析类型语句由定义电路分析类型的描述语句和一些控制语句组成,如直流分析(.OP)、交流小信号分析(.AC)、瞬态分析(。TRAN)等分析语句,以及初始状态设置(。IC)、选择项设置(。OPTIONS)“。”开头****惯上写在电路描述语句之后.
基本原理:(1)当UI=UIL=0V时,UGS1=0,因此V1管截止,而此时|UGS2|>
|UTP|,所以V2导通,且导通内阻很低,所以UO=UOH≈UDD, 即输出电平.
(2)当UI=UIH=UDD时,UGS1=UDD〉UTN,V1导通,而UGS2=0〈|UTP|,因此V2截止。此时UO=UOL≈0,即输出为低电平. 可见,CMOS反相器实现了逻辑非的
功能。
四、实验步骤
1。打开Cadence软件,画出CMOS反相器电路图,导出反相器的HSPICE网表文件.
,仿真出图。
3.修改网表,做电路的瞬态仿真,观察输出变化,观察波形,并做说明。
4。对5个首尾连接的反相器组成的振荡器进行波形仿真.
5。分析仿真结果,得出结论。
五、实验数据
输入输出仿真:
网表:
* lab2c — simple inverter
.options list node post
.model pch pmos
.model nch nmos
*。tran 200p 20n 
.dc vin 0 5 1m sweep data=w
.print v(1) v(2)
.param wp=10u wn=10u
。data w
wp wn
10u 10u
20u 10u
40u 10u
40u 5u
.enddata
vcc vcc 0 5
vin in 0 2.5 *pulse .2 4。8 2n 1n 1n 5n 20n
cload out 0 。75p
m1 vcc in out vcc pch l=1u w=wp
m2 out in 0 0 nch l=1u w=wn
.alter
vcc vcc 0 3
.end
图像:
瞬态仿真:
网表:
* lab2c — simple inverter
。options list node post
。model pch pmos
.model nch nmos
.tran 200p 20n
。print tran v(1) v(2)
vcc vcc 0 5
vin in 0 2。5 pulse .2 4。8 2n 1n 1n 5n 20n
cload out 0 。75p
m1 vcc in out vcc pch l=1u w=20u
m2 out in 0 0 nch l=1u w=20u
.endcload out 0 。75p
m1 vcc in out vcc pch l=1u w=20u
m2 out in 0 0 nch l=1u w=20u
.end
图像:
网表:
* lab2d — 5 stage driver
.options list node post
*.model pch pmos
*。model nch nmos
.tran 1n 10n
.print tran v(1) v(2) i(vcc)
.global vcc
.lib 'F:\HISPICE\2840710631\cz6h_v20。lib' tt
vcc vcc 0 5
*vin 1 0 2。5 pulse .2 3 .5 2n 2n 2n 5n 20n
。ic v(1)=5
xinv1 1 2 inv