ARM体系结构与应用系统设计示例.pdf

文档介绍：ARM体系结构与应用系统设计示例
李驹光
E_mail: LJG_express@
北京微芯力科技有限公司
主要内容
一、ARM体系结构简介
二、基于S3C4510B(ARM7TDMI)最小系统的设计
三、基于ARM体系的嵌入式操作系统
ARM处理器系列
ARM处理器目前包括以下几个系列:
ƒARM7系列
ƒARM9系列
ƒARM9E系列
ƒARM10E系列
ƒARM11系列(最近已推出)
ƒIntel的 Xscale
一、ARM体系结构简介(一)
首先对字(Word)、半字(Half-Word)、字节(Byte)的概
念作一个说明:
字(Word):在ARM体系结构中,字的长度为32位,而在8位
/16位处理器体系结构中,字的长度一般为16位,请注意区分。
半字(Half-Word):在ARM体系结构中,半字的长度为16位,
与8位/16位处理器体系结构中字的长度一致。
字节(Byte):在ARM体系结构和8位/16位处理器体系结构中,
字节的长度均为8位。
一、ARM体系结构简介(二)
1、ARM微处理器的工作状态
从编程的角度看,ARM微处理器的工作状态一般有两种,并可
在两种状态之间切换:
- 第一种为ARM状态,此时处理器执行32位的字对齐的ARM指令;
- 第二种为Thumb状态,此时处理器执行16位的、半字对齐的
Thumb指令。
2、 ARM体系结构的存储器格式
大端格式:字数据的高字节存储在低地址中,而字数据的低字节则
存放在高地址中。
小端格式:与大端存储格式相反,在小端存储格式中,低地址中存
放的是字数据的低字节,高地址存放的是字数据的高字节。
一、ARM体系结构简介(三)
3、处理器模式
ARM微处理器支持7种运行模式,分别为:
─用户模式(usr):ARM处理器正常的程序执行状态
─快速中断模式(fiq):用于高速数据传输或通道处理
─外部中断模式(irq):用于通用的中断处理
─管理模式(svc):操作系统使用的保护模式
─指令终止模式(abt):当指令预取终止时进入该模式。
─数据访问终止模式(abt):当数据访问终止时进入该模式,可用于虚
拟存储及存储保护。
─系统模式(sys):运行具有特权的操作系统任务。
一、ARM体系结构简介(四)
4、寄存器组织器
ARM状态下的寄存器组织:
通用寄存器:包括R0~R15,可以分为三类:
─未分组(Unbanked)寄存器R0~R7;
─分组(Banked)寄存器R8~R14
─程序计数器PC(R15)
CPSR(Current Program Status Register,当前程序状态寄存
器),CPSR可在任何运行模式下被访问
每一种运行模式下又都有一个专用的物理状态寄存器,称为SPSR
(Saved Program Status Register,备份的程序状态寄存器)
一、ARM体系结构简介(五)
5、异常(Exceptions)
当正常的程序执行流程发生暂时的停止或改变时,称之为异常,
例如处理一个外部的中断请求。
- 复位:当处理器的复位电平有效时,产生复位异常,程序跳
转到复位异常处理程序处执行。
- 未定义指令:当ARM处理器或协处理器遇到不能处理的指令
时,产生未定义指令异常。可使用该异常机制进行软件仿真。
- 软件中断:该异常由执行SWI指令产生,可用于用户模式下
的程序调用特权操作指令。可使用该异常机制实现系统功能调用。
- 指令预取中止:若处理器预取指令的地址不存在,或该地址
不允许当前指令访问,存储器会向处理器发出中止信号,但当预取
的指令被执行时,才会产生指令预取中止异常。
一、ARM体系结构简介(六)
- 数据中止:若处理器数据访问指令的地址不存在,或该地址
不允许当前指令访问时,产生数据中止异常。
- IRQ(外部中断请求):当处理器的外部中断请求引脚有效,
且CPSR中的I位为0时,产生IRQ异常。系统的外设可通过该异常请
求中断服务。
- FIQ(快速中断请求):当处理器的快速中断请求引脚有效,
且CPSR中的F位为0时,产生FIQ异常。
一、ARM体系结构简介(七)
6、ARM处理器对异常的响应
(1)将下一条指令的地址存入相应连接寄存器LR,以便程序在处
理异常返回时能从正确的位置重新开始执行。
(2)将CPSR复制到相应的SPSR中。
(3)根据异常类型,强制设置CPSR的运行模式位。
(4)强制PC从相关的异常向量地址取下一