一种用于流水线AD转换器的低功耗采样保持电路.pdf

文档介绍：2 2
1
1
2 2 2
1
2
2 2 2
1 2 2 1 2
1 1
2 2 1 1
1
1 1
1
2
2
第 35 卷第 5 期微电子学 Vol 35 , №5
2005 年 10 月 Microelect ronics Oct 2005
文章编号:1004 3365 (2005) 05 0545 04
一种用于流水线 A/ D 转换器的低功耗采样/ 保持电路
陈曦, 何乐年
(浙江大学 VL SI 研究所, 浙江杭州 310027)
2 2 2 2

摘要: 文章介绍了一种适用于 10 位 20 MS/ s 流水线 A/ D 转换器的采样/ 保持(S/ H) 电路。该
电路为开关电容结构,以 0 6μm DPDM CMOS 工艺实现。采用差分信号输入结构,降低对共模噪
声的敏感度,共模反馈电路的设计稳定了共模输出,以达到高精度。该 S/ H 电路采用低功耗运算
跨导放大器(O TA) ,在 5 V 电源电压下,功耗仅为 5 mW。基于该 S/ H 电路的流水线 A/ D 转换器
在 20 M Hz 采样率下,信噪比(SNR) 为 58dB ,功耗为 49mW。
关键词: 采样/ 保持电路; 模拟/ 数字转换器; 共模反馈; 低功耗
中图分类号: TN432 文献标识码: A

A Low Power Sample and Hold Circuit for Pipelined A/ D Converter
CH EN2 Xi , H E Le nian
( Institute of VL S I Desi gn , Zhej iang Universit y , Hangz hou , Zhej iang , 310027 , P R China)

Abstract : A low power sample and hold circuit for a 10 bit 20 MS/ s pipelined A/ D converter has been designed ,
which is implemented in a 0 6μm double poly double metal CMOS process The S/ H circuit is realized in switched
capacitor topology Differential signal input topology is used to make the circuit less sensitive to interference A
common mode feedback circuit is also used to stabilize mon mode output to a desired level , thus improving
the precision of the S/ H Furthermore , the S/ H circuit consumes only 5 mW power at 5 V supply voltage with a
low power operational