文档介绍：微电子学与计算机年第卷第期
一种适合于集成的核的设计实现
张松董玲于宗光须文波薛忠杰
江南大学通信与控制工程学院江苏无锡中国电子科技集团公司第研究所江苏无锡
摘要文章主要介绍一个通用异步接收器∕发送器核的设计。按串行通信协议进行设计具有模块化、
兼容性和可配置性适合于应用。仿真结果表明该核满足收发要求功能正确在级
充分考虑了资源共享实现了对电路的优化。该核已用于一款位定点芯片的设计中。
关键词异步收发核串行通信
中图法分类号文献标识码文章编号

引言从核的设计角度来看必须满足可修改、可
随着微电子工业的迅猛发展数字的规扩展和可移植特性核的设计需要考虑模块
模不断增大几百万的晶体管数集成在一块芯片上化、可配置和兼容特性在此确定核的总体
实现系统的功能称之为“片上系统”功能要求如下
。有着巨大的优势改进系统的性除了可以以标准波特率进行异步串行通信
能减少系统的开销增加系统的可靠性减小系统外还可以进行高速通信。
的功耗减小芯片的面积缩短产品发送器与接收器模块全双工工作即接收与
等。发送可以同时进行。
通常电路知识产权复用机制是设计接收器模块具有滤除噪声的功能准确地接
策略的一个有机组成部分。本文中的核在收数据位。
中是一种常用的数据通信部件以其易于实现、
传输距离较远的优点广泛应用于嵌入式微处理芯核的分析与设计
片的设计中。系统分析
既能发送数据由并行→串行输出又能
总体功能的考虑接收数据由串行→并行输入。它通过并行口与
现行市场上流通的芯片有国家半导体相连通过串行口与外设相连。根据设计要求
公司的和飞利浦公司的我们先设计总体框架然后设计各功能模块用
和德州仪器的和行为级描述实现我们的设计最后进行各个
等它们都是作为电子系统中的独立模块的功能仿真。
器件来使用。图是的功能框图。从图中我们可以看
到核由接收器模块、发送器模块、波特率产
收稿日期#
基金项目电子元器件可靠性物理及其应用技术国防科技生模块、控制模块包括中断控制逻辑模块和
重点实验室基金资助项目
年第卷第期微电子学与计算机
控制逻辑模块组成。率发生器就会依据除数的值产生不同频率的波特
率时钟信号。
发送器模块
发送器模块是把送来的待发送的数据加
上起始位、奇偶校验位和停止位后串行发送出去。
波特率发生器发出‘’后发送器
接收输入的位并行数据并把它
加在移位寄存器上每隔个触发移位寄存
的系统时钟可以由提供也可由外器移一位数据至然后依次重复在这个过
部时钟源提供在进行高速通信时可由对方程中数据传输依据传输协议设置奇偶校验允许
提供高速同步时钟作为发送模块和接收模块的比位奇偶校验附加位
特时钟。在数据通信中一旦可编程的波特率设定和停止位。当传输的数
后接收器∕发送器的内部时钟都定为一样的频据位数与设置的值相同时就通
率。系统时钟的周期和数据位的周期之间的过产生中断告知当前字
关系为。串行输入输出的数据帧是由一节传输结束可以传送下一字节。图是发送器
位低电平的开始位长度可编程的数据位长度在模块的仿真波形图。
位到位之间一位可选的奇偶位位长可编程的可以看到数据传输以低电平开始