文档介绍：北京工业大学
课程设计报告书
学院 机械工程与应用电子技术学院
专业 机械工程
题目 八位二进制加法器
学号
姓名
成 绩
指导教师
2017年5月
目录
一、 摘要： 2
二、 电路原理图： 2
三、 工作原理分析 3
四、 电路仿真和结果分析 7
五、 电路的制作与实验调试 8
六、 元器件选择 12
七、 线路的改进意见 12
八、 课程设计的收获和体会 13
九、 思考题 13
十、参考文献 13
、摘要
该电路将K3, K4设定的8位二进制数与74LS273中锁存的数相累加，并将结 果通过发光二极管Di~D8显示出来。©为累加键，每按一次累加一次。©为清零 键，用于将累加和清零。
二、电路原理图
三、工作原理分析
1、 整体电路分析
整个电路由一个双T选频网络，半波整流器，低通滤波器组成。由Ci，R］隔 直流，通交流，通过一个双T选频网络将特定频率（2kHz）的信号选出。然后经 过一个半波整流器，输出幅值为正的半波信号，再通过由C8,R10组成的低通滤波 器，阻隔高频率信号，通过低频率信号，输出一个直流电压信号。
2、 单元电路分析
1＞电路组成：如图1所示，整个电路由一个8位高速寄存器、两个 4位二进制全加器及一些电阻、电容、发光二极管组成，实现8位二 进制累加器的功能。
2、单个元器件的性能
（一）.74LS273 8位高速寄存器
（1）. 74LS273是8位高速寄存器。寄存器内有八个共用时钟信号的D 型触发器，寄存器有异步主复位信号输入端（低电平有效）。这种芯 片为20脚封装，
其特点如下：
8位高速寄存器；数据并行寄存共用时钟信号和主复位信号；输入
箝位二极管限制端口高速效应
（2）.引脚符号名称
符号
名 称
负载参数
高电平
低电平
CLK
时钟信号(上升沿触发)输入端
ILL
ILL
D
数据输入端
ILL
ILL
CLR
主复位信号(低电平有效)输入端
ILL
ILL
Q
寄存器输出端
5() ILL
(3).真值表
CLR
CLK
D
Q
L
X
X
L
H
上升沿
H
H
H
上升沿
L
L
注：H=逻辑高电平；L=逻辑低电平;火=任意值.
(4).74LS273 引脚图
MR Qq Qq D) Q] Q2 Dg D3 Q3 GND
(5).简要分析说明：
74LS273是公用时钟信号和主复位信号的8位并行数据寄存器。 当输入端为低电平时，Q输出端为低电平且与其他输入端无关。在时 钟信号由低电平向高电平跳变时刻，达到规定的建立时间和保持时间 要求的D端输入数据将被传送到Q输出端。
74IS273引脚图引脚功能：74LS273是8位数据/地址锁存器74LS273 是一种带清除功能的8D触发器，1D〜8D为数据输入端，1Q〜8Q为 数据输出端，正脉冲触发，低电平清除，常用作8位地址锁存器。
(二).CD4008 4位二进制全加器。
(1.) CD4008是4位二进制全加器。
其性能与特点如下：
有四个"和"输出端及一个平行进位输出端;CC4008与CD4008、
MC14008可以互换使用；主要用于二进制加法单元；采用16条外引 线封装。
.原理分析：如图所示，CD4008是4位二进制全加器，能够计算 4位加法。观厲人人厲込厲厲分别为各自由低向高的四位输入, So，S”S2，S3为四位和输出
.真值表如下
输入
输出
A
G
C°
SUM
o
T—1
T—1
o
T—1
o
o
1
o
o
o
T—1
o
T—1
T—1
T—1
o
o
o
o
T—1
T—1
T—1
T—1
o
o
T—1
T—1
o
o
T—1
T—1
o
T—1
o
T—1
o
T—1
O
T—1
tgaA
800寸CD.(寸)
四、电路仿真和结果分析
1> Multisim仿真电路图:
2、仿真结果:
当K3, K4控制的八个开关控制两个级联的二进制加法器CD4008C高电平为1, 低电平为0),输入八个二进制数，并与寄存器74LS273中锁存的数相累加，由 于开始时，寄存器中的数00000000,所以累加完之后即为最后结果，结果由八 个发光二级管显示，由于八个发光二级管采用共阳极接法，所有当二极管负极为 低电平时，