文档介绍：基于FPGA实现的NAND FLASH高速存储控制器
基于FPGA实现的NAND FLASH高速存储控制器
【摘要】本文介绍了一种基于FPGA实现一种大容量数据存储 的方案-该方案分析了 FLASH工作的特点,在FPGA平台上实现对FLASH 的控制，达到高速存储的效果。在满足设计需求的前提下，本文给出 了 FLASH控制器的最简架构，使得占用FPGA资源最优化。 【关
键词】嵌入式；FPGA；存储技术 在当今这个电子信息高速发展
的时代，数据存储在多个场合都有应用的需求，因此出现了多种数据 存储的介质和方式。适用于大容量的数据存储的介质有SRAM、SDRAM 和FLASH等，三种常用的存储介质性能比较如表1所示。可见FLASH 集成度高、功耗低、价格便宜、不需要定时刷新、掉电不丢失数据等 特点优于其他存储介质，为满足本设计对大容量、低功耗、最简架构 等设计要求，我们选用FLASH作为存储介质。FLASH又有NAND FLASH 和NOR FLASH两种，NOR FLASH的特点是能够在芯片内执行程序，传 输效率极高，适用于存储规模小的应用程序，能够不调入外部RAM中 直接在NOR FLASH芯片内执行。而NAND FLASH则有着高密度的存储 单元，适合用于存储大量数据，可以使得数据存储高密度存储，并且 擦除和读写速度都很快，可以达到高速存取的要求。
Flash的基本介绍 本设计选用的FLASH有8片晶片，每片晶片
包含4096个块，每块包含64个页，每页包含2048字节数据区和64 字节SPARE区。8个晶片共用同一组10 口，但控制信号则各用一组。 控制信号包括指令锁存使能信号（CLE）、地址锁存使能信号（ALE）、 编程使能信号（WE）、读取使能信号（RE）、片选使能信号（CE）以及 FLASH的状态反馈信号（RB）,信号分布如下图所示。 FLASH的
编程操作是以page为单位进行的，控制器先发送编程操作的起始指 令80h,同时使指令锁存使能信号（CLE）有效，两路信号同时控制 FLASH捕捉到第一个指令。然后发送五个字节的地址，同时使ALE有 效，FLASH捕捉到有效的页地址，接着发送需要存储的2048+n个字 节的数据，最后发送编程操作结束指令，FLASH开始自主编程，将数
据固化到FLASH中去。接收到结束指令后，该片的RB信号会反馈出 FLASH的状态，高电平表示READY （已经完成上一步操作），低电平表 示BUSY （仍在执行上一步操作），当RB信号为高电平后，需要发送 一个状态查询指令70h,读取100的状态，如果该位为“1”则表示 上一步操作成功，如果为“0”则表示操作失败，该块为新产生的坏 块。。FLASH的读取操作也是以page为单位的，也需要起始指令、地 址和结束指令组合来控制FLASH读取数据送出。FLASH的擦除操作是 以block为单位的，每次发送指令组合被FLASH捕捉之后，都将整块 擦除为未使用块，并且在擦除完成之后也需要读取FLASH的完成状况, 判断是否产生坏块。常用的FLASH操作指令如下表所示。 由于
FLASH的制造工艺，在未使用时，FLASH每一位都保持为“1”，八位 组合为一个字节单元，需要固化数据的时候，就将相应位由“1”变 为“0”，以此来记录信息，擦除则