文档介绍：《EDA技术与应用》实训报告
学 号
姓 名
指导教师：
智能电子抢答器
设计要求
设计任务
设计并制作一台智能电子抢答器。
技术要求
① 用EDA实训仪的I/O设备和PLD芯片实现智能电子抢答器的设计。
② 智能电子抢答器可容纳4组参赛者抢答，每组设一个抢答钮。
③ 电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按钮按下后开始抢答，并用EDA实训仪上的八段数码管显示抢答者的序号，同时扬声器发出“嘟嘟”的响声，并维持3秒钟，此时电路自锁，不再接受其他选手的抢答信号。
④ 设计一个计分电路，每组在开始时设置为100分，抢答后由主持人计分，答对一次加10分，答错一次减10分。
⑤ 设计一个犯规电路，对提前抢答和超时抢答者鸣喇叭示警，并显示犯规的组别序号。
方案比较
本次实训用的是伟福EDA实训仪，数码管有限只有八个，并且没有扬声器和蜂鸣器，所以技术要求有些无法达到，所以比对之后，技术要求有所更改，如下所示：
用EDA实训仪的I/O设备和PLD芯片实现智能电子抢答器的设计。
智能电子抢答器可容纳4组参赛者抢答，每组设一个抢答钮。
电路具有第一抢答信号的鉴别和锁存功能。在主持人将清零按钮按下后开始抢答，并用EDA实训仪上的八段数码管显示抢答者的序号，同时发光二极管发光，此时电路自锁，不再接受其他选手的抢答信号。
设计一个计分电路，每组在开始时设置为10分，抢答后由主持人计分，答对一次加1分，答错一次减1分。
设计一个犯规电路，当主持人按开关键前，若有选手抢答则犯规且红灯亮。
设计一个超时电路，时长为30秒，30秒内答题有效，超过30秒发光二极管发亮。
最后用一个LED灯来带表选手抢答成功，时长为3秒。
方案论证
总体思路
采用自顶向下的设计方案，分模块完成各个功能，每个模块之间或有联系或独立，将各个模块生成模块图，再用Quartus II软件将所有模块编译在一个工程下，下载到EDA实训仪即可实现智能电子抢答器的设计。
设计方案
①抢答和犯规模块：此模块设计了使能端en，达到了抢答锁存功能，通过4位二进制译码输出抢答选手的序号和提示。
②倒计时模块：此模块集成了2个小模块，分别为3秒抢答成功模块和30秒答题超时模块，该模块运用了计时器功能。
③分频器模块：对EDA实训仪中的一个20MHz的晶振进行分频。
④计分模块：该模块运用了数据选择、加减计数等功能。
2．各个模块程序的设计
整个智能电子抢答器的原理图如下：
整个电路的功能是这样的：（注：以第一组抢答成功为例）
若主持人未拨下控制开关时有人抢答，则LED灯亮以示犯规。主持人拨下控制开关，进入30秒倒计时并开始抢答。第一组抢答成功 ， LED灯亮和的数码管显示数字1。若第一组没能在30秒倒计时的时间内回答问题，则亮红色LED灯告知。最后，主持人拨下控制计分开关，预置初始分数是10分。主持人对第一组回答的答案进行判断，认为正确则加1分，错误则扣1分。计分结束后，就开始下一次的抢答，以此类推进行循环。
以下讲述的是各个模块程序设计的思路，作用及大致方法，详细的程序和大部分模块的波形图见附录。
① 犯规电路和抢答电路模块
原理图如图：
犯规电路和抢答电路在一个模块里，在主持人没拨下清零开关时若有人抢答，则P输出高电平LED灯亮表示犯规。当以个人抢答成功后K输出高电平，则其他输入无效，电路自锁，QX输出抢答成功者序号。
② 分频器和倒计时3秒模块
原理图如图：
分频器QF端输出秒脉冲，K为倒计时3秒模块的使能端，当接收到抢答成功的信号后，3秒计时模块开始工作，开始时i输出高电平LED灯亮，表示抢答成功，3秒后灯灭。
③计分器模块
原理图如图：
CLRN为计分复位键，当CLRN为低电平时数码管显示都为10分，UD开关控制加减分，当UD为高电平时，按CLK按键则进行加计数，反之为减计数，K1,K2控制加减计数在Q1至Q4其中一个执行。
④显示选择模块
原理图如图：
K是控制输入端，当K=0时，控制将抢答模块送来的QX[3..0]（序号）和倒计时30秒模块送来的QD[7..0]状态信号送到数码管显示;当K=1时，将计分器模块东来的四位选手的分数显示在数码管上。
3．制作与调试过程
EDA实训的制作过程没有数电模电那