文档介绍：.页眉. 页脚. S3C2410 最小系统设计姓名: 班级: 0 学号: 课程: A .页眉. 页脚. S3C2410 最小系统设计【摘要】介绍了以嵌入式芯片 S3C2410 为核心的最小嵌入式系统构建方法, 给出了 S3C241 0 的电源电路、晶振电路、复位电路等硬件组成,还介绍了自制的小型 LCD 程序设计。【 abstract 】A method of building minimum embedded system based on S3C2410 is introduced, and power supply circuits, c rystals circuit s and the reset circuits position, a lso introduced homemade small TFT-LCD programming 。一、基于 S3C2410 的 TFT-LCD 小应用系统设计 的基本电路设计 电源电路设计 S3C2410 工作时内核需要 电压, I/O 端口和外设需要 电压。 VDDi/VDDiarm 引脚是供 S3C2410 内核的 电压; VDDalive 引脚是功能复位和端口状态寄存器电压。 M12 引脚 RTCVDD 是 RTC 模块的 电压,用电池供电保证系统掉电后保持实时时钟。 VDDOP 引脚是 I/O 端口 电压; VDDMO P引脚是存储器 I/O端口电压;还有一系列 VS S 引脚需要接到电源地上。电源电路图如下: 图. 5V 转到 图. 转到 晶振电路设计 S3C2410 内部有时钟管理模块,有 2个锁相环,其中 MPLL 能够产生 CP U .页眉. 页脚. 主频 FCLK 、 AHB 总线外设时钟 PCLK ; UPLL 产生 USB 模块时钟。 OM3 、 OM 2 都接地时,主时钟源和 USB 模块时钟源都由外接晶振产生。在 XTIpll 和 XTOpl l 之间连接主晶振,可以选择 12MHz 晶振,通过内部寄存器的设置产生不同频率的 FCLK 、 HCLK 和 PCLK ;在 XTIrtc 和 XTOrtc 上需要接 的晶振供 RTC 模块使用,同时在 MPLLCAP 和 UPLLCAP 也要外接 5pF 的环路滤波电容。晶振电路图如下: 复位电路设计 S3C2410 的 J12 引脚为 nreset 复位引脚, nreset 上给 4个 FLCK 时间的低电平后就可以复位,可设计如下图所示的复位电路,该复位电路的工作原理为: 在系统上电时,通过电阻 R108 向电容 C162 充电,当 C162 两端的电压未达到高电平的门限电压时, reset 端输出为高电平,系统处于复位状态;当 C162 两端的电压达到高电平的门限电压时, reset 输出端为低电平,系统进入正常工作状态。当用户按下 reset 时, C162 两端的电荷被泄掉, reset 输出端为高电平,系统进入复位状态。再重复以上的充电过程,系统进入正常工作状态。.页眉. 页脚. JTAG 调试接口设计在 JTAG 调试中,利用边界扫描链可以实现对芯片的输入/ 输出进行观