文档介绍：EDA学****汇报EDA学****汇报

　　EDA技术实用教程
　　学****汇报
　　院系：自动化工程学院电子学系
　　专业：电子信息科学和技术
　　班级：2021级班
　　2021年月日
　　1大大降低设计成本，缩短设计周期。
　　2有各类库的支持。
　　3简化了设计文档的管理。
　　4日益强大的逻辑设计仿真测试技术。
　　5设计者拥有完全的自主权，再无受制于人之虞。
　　6设计语言标准化，开发工具规范化，设计结果通用性，良好的可移植和可测试性，为系统开发提供了可靠的确保。
　　7能将全部设计步骤纳入统一的自顶向下的设计方案中。
　　8整个设计步骤上充足利用计算机的自动设计能力，在各个设计层次上利用计算机完成不一样内容的仿真模拟，而且在系统板设计结束后仍可利用计算机对硬件系统进行完整全方面的测试
　　EDA实现目标及设计步骤
　　目标：1，可编程逻辑器件2，半定制或全定制ASIC(为EDA最终目标)3，混
　　合ASIC
　　步骤：1，设计输入原理图/HDL文本xx；2，综合3，适配4，时序仿真和功效仿真；5，编程下载；6，硬件测试
　　ASIC及其设计步骤
　　设计方法：1，全定制法,；2，半定制法门列阵法，标准单元法，可编程逻辑器件法
　　图表第一页
　　常见EDA工具，IP核
　　设计出入xx器；2，HDL综合器；3，仿真器；4，适配器；5，下载器
　　IP就是知识产权核或知识产权模块的意思，在EDA技术开发中含有十分主要的地位。
　　软IP是用Verilog/VHDL等硬件描述语言描述的功效块，不过并不包括用什么详细电路元件实现这些功效。
　　固IP是完成了综合的功效块。
　　硬IP提供设计的最终阶段产品：掩模。
　　可编程逻辑器件原理
　　可编程逻辑器件的发展历程和分类
　　PLD,即programmablelogicdevices是20世纪70年代发展起来的一个新型集成器件。PLD是大规模电路的技术发展的产物，是一个半定制的集成电路，结合EDA技术能够十分方便的构建数字系统
　　1，按集成度分类
　　2，按编程工艺分，熔丝型，反熔丝型，EPROM型，EEPROM型，SRAM型，FLASH型
　　FPGA和CPLD结构原理
　　1，查找表逻辑结构
　　FPGA查找表单元内部结构图
　　FPGA/CPLD的编程和配置
　　1基于电可擦除存放单元的EEPROM或Flash技术。
　　2基于SRAM查找表的编程单元。
　　3基于一次性可编程反熔丝编程单元。
　　1，CPLD在系统编程下载连接及多CPLD芯片ISP编程链接)
　　2。
　　FPGA专用配置器件EPCS器件配置及单片机配置
　　简单PLD结构原理
　　寄存器模式
　　寄存器输出，组合输出
　　复合模式
　　简单模式
　　反馈输出
　　CPLD的结构原理
　　1，结构原理图
　　宏单元
　　1全局时钟信号。
　　2全局时钟信号由高电平有效的时钟信号使能。
　　3用乘积项实现一个阵列时钟。
　　硬件测试
　　1内部逻辑测试
　　2JTAG边界扫描
　　3嵌入式逻辑分析仪
　　CPLD/FPGA的编程和配置
　　单片机配置
　　使用CPLD配置FPGA