文档介绍：研究生入学试卷十九一. 填空题(每小题 3 分,共 18分)。 1. 为了运算器构造的 A. ___ , 运算方法中算术运算通常采用 B. ___ 加减法, C. ___ 乘除法或 D. ___ 乘除法。 2 .存储器的技术指标有 A. ___ , B. ___ , C. ___ , D. ___ 。 3. 堆栈是一种特殊的 A. ___ 寻址方式,它采用 B. ___ 原理,按结构不同,分为 C. ___ 堆栈和 D. ___ 堆栈。○在一个 CPU 周期中,采用操作码方式,一次只能控制信息从某个源部件到某个目标部件执行过程的微指令叫 ,后者实现一条机器指令的微程序要比前者编写的微程序 C. ___ 。 5. 当代标准总线由 A. ___ , B. ___ , C. ___ 和公共线组成。 6. 多路型 DMA 控制器不仅在 A. ___ 上,而且在 B. ___ 上可以连续多个设备,适合于连接 C. ___ 设备。二. (10 分) 设[ x] 补=x 0 .x 1x 2 ···x n, 求证: 0,1>x≥0 x=2x 0 +x, 其中 x=1,0>x >- 1 三. (10分) 某加法器进位链小组信号为C 4C 3C 2C 1, 低位来的进位信号为C 0, 请分别按下述两种方式写出 C 4C 3C 2C 1 的逻辑表达式. (1) 串行进位方式(2) 并行进位方式四. (11 分) 某机器中, 配有一个 ROM 芯片, 地址空间 0000H — 3FFFH 。现在再用几个 16K ×8 的芯片构成一个 32K ×8的 RAM 区域, 便其地址空间为 8000H — FFFFH 。假设此 RAM 芯片有 CS 和 WE 信号控制端。 CPU 地址总线为 A15 — A0, 数据总线为 D7 — D0, 控制信号为 RD( 读), WR( 写), MREQ( 存储器请求), 当且仅当 MREQ 和 RD (或 WR ) 同时有效时, CP U 才能对有存储器进行读( 或写) ,试画出此 CPU 与上述 ROM 芯片和 RAM 芯片的连接图。五. (10 分)某 16 位机器所使用的指令格式和寻址方式如下所示, 该机有两个 20 位基址寄存器,四个 16 位变址寄存器,十六个 16 位通用寄存器,指令汇编格式中的 S(源), D( 目标) 都是通用寄存器, m 是主存的一个单元,三种指令的操作码分别是 MOV(OP) =(A) H,STA(OP)=(1B)H, LDA(OP)=(3C)H, MOV 是传送指令, STA 为写数指令, LDA 为读数指令。 15 10987430 MOV S,D 15 10987430 STA S,M OP —目标源 OP 基址源变址位移量 15 10987430 LDA S,M 要求( 1 )分析三种指令的指令格式和寻址方式特点(2 )处理机完成哪一种操作所花时间最短?那一种最长?第二种指令的执行时间有时会等于第三种指令的执行时间