文档介绍：会计学
1
总线及总线接口
总线概述
微机系统采用总线结构。系统中主要部件通过系统总线相互连接、实现数据传输，并使微机系统具有组态灵活、易于扩展等诸多优点
广泛应用的总线都实现了标准化，便于互连各个部件时遵循共同的总线规范。接口的任一方只需要根据总线标准的要求来实现和完成接口的功能，而不必了解对方的接口方式
总线接口也是一种通用的接口技术
第1页/共16页
总线上的设备与使用特点
主设备（Master Device）－－能控制总线完成数据传送的设备
从设备（Slave Device）－－在主设备控制下被动完成数据传送的设备
使用特点：
⑴ 在某一时刻，只能由一个主设备控制总线，其他主设备此时可作为从设备出现
⑵ 在某一时刻，只能有一个设备向总线上发送数据，但可以有多个设备从总线上接收数据
第2页/共16页
总线的分类
按传输特点分类：
并行总线、串行总线
按使用范围分类：
内总线：片内总线、芯片总线、板级总线
外总线：设备总线、互连总线
系统总线、局部总线
按信号属性分类：
数据总线、地址总线、控制总线
第3页/共16页
IBM PC总线
IBM PC总线是IBM PC/XT机上使用的8位系统总线
有62条信号线，用双列插槽连接，分A面（元件面）和B面（焊接面）
实际上是8088 CPU核心电路总线的扩充和重新驱动
与最大组态下的8088总线相似
第4页/共16页
1. 信号功能
D0～D7——8位双向数据线
A0～A19——20位输出地址线
ALE——地址锁存允许，每个CPU 总线周期的T1 状态高电平有效
MEMR*——存储器读，输出、低有效
MEMW*——存储器写，输出、低有效
IOR*——I/O读，输出、低有效
IOW*——I/O写，输出、低有效
I/O CH RDY——I/O通道准备好，输入、高有效
第5页/共16页
1. 信号功能（续1）
IRQ2～IRQ7——中断请求信号，输入、高有效
AEN——地址允许信号，输出、高有效，用于指示DMA总线周期
DRQ1～DRQ3——DMA请求信号，输入、高有效
DACK0*～DACK3*——DMA响应信号，输出、低有效
T/C——计数结束信号，输出、正脉冲有效
第6页/共16页
1. 信号功能（续2）
RESET——复位信号，输出、高有效
IOCHCK*——I/O通道校验，输入、低有效
OSC——晶振频率脉冲，
CLK——系统时钟，
＋5V、－5V、＋12V、－12V、GND——电源和地线
第7页/共16页
2. 存储器读总线周期
I/O CH RDY
A19～A0
D7～D0
T4
T3
T2
T1
ALE
CLK
MEMR*
T1状态——送出存储器地址
T2状态——存储器读控制信号有效
T3状态——检测I/O CH RDY准备好信号，确定是否插入等待状态Tw
T4状态——读取存储器送来的数据
第8页/共16页
2. 存储器写总线周期
I/O CH RDY
A19～A0
D7～D0
T4
T3
T2
T1
ALE
CLK
MEMW*
T1状态——送出存储器地址
T2状态——存储器写控制信号有效；同时送出数据
T3状态——检测I/O CH RDY准备好信号，确定是否插入等待状态Tw
T4状态——存储器读取数据
第9页/共16页