关注高速pcb设计.docx

文档介绍：Corporation standardization office #QS8QHH-HHGX8Q8-GNHHJ8
关注高速pcb设计
关注高速PCB设计
摘要：半导体芯片技术飞速发展，Internet深入千家万户，人们对高质量实时处理的要求越来越苛刻，这些都导致高速PCB的应用日益普及。本文探讨高速PCB设计中的有关问题和技术，提供相关的信息帮助设计工程师选择合适的手段和设计技术，确保高速PCB的成功实现。
关键词：EDA；信号完整性；EMI/EMC；阻抗匹配；阻抗控制；设计空间探测
目录
高速PCB设计中的问题
高速PCB设计策略
高速PCB设计方法
选择合适的传输线描述和分析方法
高速PCB设计技术
终端匹配技术（SCRATCHPAD）
阻抗控制技术
设计空间探测技术
关注高速PCB的芯片设计技术
板级、系统级EMC设计技术
建立企业内部的SI部门
高速PCB设计中的问题
美国一家着名的影象探测系统制造商的电路板设计师们最近碰到一件奇特的事：一个7年前就已经成功设计、制造并且上市的产品，一直以来都能够非常稳定可靠地工作，而最近从生产线上下线的产品却出现了问题，产品不能正常运行。
这是一个20MHz的系统设计，似乎无需考虑高速设计方面的问题，没有任何的设计修改，采用的元器件型号同原始设计的要求一致。
系统缘何失效这让设计工程师们觉得十分困惑：没有任何的设计修改，生产制造基于原始设计中一致的电子元器件。唯一的区别是由于今天不断进步的IC制造技术，所以新采购的电子元器件实现了小型化也更加快速。新的器件工艺技术使得新近生产的每一个芯片都成为高速器件，正是这些高速器件应用中的信号完整性问题导致了系统的失效。
随着IC输出开关速度的提高，信号的上升和下降时间迅速缩减，不论信号频率如何，系统都将成为高速系统并且会出现各种各样的信号完整性方面的问题。
高速PCB（印制电路板）方面的问题突出体现为以下的类型：
1)时序问题总是第一位的，工作频率的提高和信号上午/下降时间的缩短，首先会使设计系统的时序余量缩小甚至出现时序方面的问题。
2)传输线效应导致的信号震荡、过冲和下冲都会对设计系统的故障容限、噪声容限以及单调性造成很大的威胁。
3)信号沿时间下降到1ns以后，信号之间的串扰就成为很重要的一个问题。
4)当信号沿的时间接近时电源系统的稳定性问题和电磁干扰（EMI）问题也变得十分关键。
高速PCB设计策略
目前高速PCB的设计在通信、计算机、图形图像处理等领域应用广泛。而在这些领域工程师们用的高速PCB设计策略也不一样。
在电信领域，设计非常复杂，在数据、语音和图像的传输应用中传输速度已经远远高于500Mbps，在通信领域人们追求的是更快地推出更高性能的产品，而成本并不是第一位的。他们会使用更多的板层、足够的电源层和地层、在任何可能出现高速问题的信号线上都会使用分立元器件来实现匹配。他们有SI（信号完整性）和EMC（电磁兼容）专家来进行布线前的仿真和分析，每一个设计工程师都遵循企业内部严格的设计规定。所以通信领域的设计工程师通常采用这种过度设计的高速
PCB设计策略。
家用计算机领域的主板设计是另一个极端，成本和实效性高于一切，设计师们总是采用最快、最好、最高性能的CPU芯片、存储器技术和图形处理模块来组成日益复杂的计算机。而家用计算机主板通常都是4层板，一些高速PCB设计技术很难应用到这一领域，所以家用计算机领域的工程师通常都采用过度研究的方法来设计高速PCB板，他们要充分研究设计的具体情况解决那些真正存在的高速电路问题。
而通常的高速PCB设计情况可能又不一样。高速PCB中关键元器件（CPU、DSP、FPGA、行业专用芯片等）厂商会提供有关芯片的设计资料，这些设计资料通常以参考设计和设计指南的方式给出。然而这里存在两个问题：首先器件厂商对于信号完整性的了解和应用也存在一个过程，而系统设计工程师总是希望在第一时间使用最新型的高性能芯片，这样器件厂商给出的设计指南可能并不成熟。所以有的器件厂商不同时期会给出多个版本的设计指南。其次，器件厂商给出的设计约束条件通常都是非常苛刻的，对设计工程师来说要满足所有的设计规则可能非常困难。而在缺乏仿真分析工具和对这些约束规则的背景不了解的情况下，满足所有的约束条件就是唯一的高速
PCB设计手段，这样的设计策略通常称之为过度约束。
有文章提到，一个背板设计采用表面贴装的电阻来实现终端匹配。电路板上使用了200多个这样的匹配电阻。试想如果要设计10个原型样板通过改变这200个电阻确保最佳的终端匹配效果，这将是巨大的工作量。而在此设计中没有任何一个电阻值的改变得益于SI软件的分析结果，这的确令人吃惊。
所以需要在原有的设计流程中加入