文档介绍：轻工大学数学与计算机学院
数字逻辑实验报告
学 校： 轻工大学
院 系： 数学与计算机学院
班 级： 计算机类1304班
姓 名： 田恒
学 号： 1305110089
指导 老师：昌华
2014 年12月10日
目录
1、实验名称
2、实验目的
3、实验原理
4、实验环境
5、实验容
一、DFF仿真分析
二、“维持阻塞”型DFF仿真分析
三、思考练****br/>四、故障排除
五、实验总结
【实验名称】触发器功能的模拟实现
【实验目的】学****时序电路的设计，了解基本触发器的功能，利用QuartusII软件的原理图输入，设计一个钟控R-S触发器形成的D触发器和边沿触发型D触发器，并验证其功能。
【实验原理】（1）钟控R-S触发器，在时钟信号作用期间，当输入R、S同时为1时，触发器会出现状态不稳定现象。为了解决这个问题，对钟控R-S触发器的控制电路进行修改，用G门的输出信号替换G门的S输入信号，将剩下的输入R记作D，就形成只有一个输入端的D触发器。
（2）在上述D触发器的基础上增加“维持”、“阻塞”结构，从而形成“维持阻塞”型D触发器。
【实验环境】PC机（Windows xp,QuartusII）
【实验容】QuartusII开发数字电路的设计流程完成DFF和“维持阻塞”型D触发器的原理设计输入，编译仿真和波形仿真。
一、DFF仿真分析：
step1、启动QuartusII
Step2、建立工作库目录文件夹以便设计工程项目的存储
Step3、输入设计：根据上部原理图完成原理图文件，截图如下：
Step4、单击存盘命令新建工程
Step5、编译综合
Step6、仿真测试
Step7、仿真结果
“维持阻塞”型DFF仿真分析
Step1、启动QuartusII
Step2、建立工作库目录文件夹以便设计工程项目的存储
Step3、输入设计：根据图4-2完成原理文件，截图如下：
Step4、仿真结果分析
Rd为低电平时直接复位0，Sd为低电平时直接置为1，不需要直接复位、置位时应保持高电平：D为控制输入端，只有当cp上升沿到来时才将数据置入触发器。
思考练****br/>用以上实验设计的维持阻塞DFF模型设计一个2位二进制加法计数器，该计数器具有计数清零和进位输出功能。
（1）2位二进制加法计数器原理图如下：
仿真测试
仿真结果
（4），改变芯片进行引脚锁定