文档介绍：优化PCB布局实现高速ADC设计
优化PCB布局实现高速ADC设计
高速设计往往易被忽视或者相当重要。系统电路板布局已成为设计本身的一个主要组成部分，因此，我们必须了解影响高速信号链路设计性能的机制。尽管身为工程师，但我们也很可能“制造”较多麻烦。因此，切忌过分挑剔而使CAD工程师陷入设计困境，这并不能给性能带来任何改善。不要忘记裸露焊盘裸露焊盘有时会被忽视，而它对充分发挥信号链路性能和帮助器件散热却非常重要。裸露焊盘在ADI公司我们通常称之为引脚0，是目前大多数器件下方的焊盘。它是一个重要的接点，一般芯片的所有内部接地都是通过它而连接到器件下方的中心点。您是否已注意到目前有许多转换器和放大器都缺少接地引脚？裸露焊盘就是其原因所在。关键是要将此引脚妥善固定(即焊接)到印刷电路板(PCB)，而实现鲁棒的电气和热连接，否则，系统设计可能遭到各种破坏。利用裸露焊盘实现最佳电气和热连接基本分为三个步骤。首先，在可能的情况下，在PCB的各层上都复制裸露焊盘，这将为所有接地和接地层提供较厚的热连接而实现快速散热。此步骤与大功率器件和具有多通道的应用相关。在电气方面，这将为所有接地层提供良好的等电位连接。您甚至还可以在底层复制裸露焊盘(图1)，这可作为去耦用热风焊盘接地点和安装底侧散热器的位置。
其次，将裸露焊盘分割成棋盘似的多个相同部分。这可以通过两种方式实现：在敞开的裸露焊盘上使用丝网印刷交叉阴影线或者阻焊膜。此步骤可以确保器件与PCB之间的鲁棒连接。在回流焊组装工艺中，无法确定焊锡膏如何流动并最终将器件连接到PCB。
就能降低PDS的阻抗。比如我们要设计10mΩ的参考平面，如果在系统电路板上使用多个电容值，便可降低在500MHz频率范围内的阻抗，如图4中的红色曲线所示。
图4：标准的去耦电容可以帮助降低高达500MHz的PDS阻抗，而频率超过500MHz时则由平面电容解决。了解所用电容可以降低设计中所用电容的数量和类型。然而，让我们再看一下绿色曲线，。这证明了如果使用恰当的电容，则不需要采用如此多的电容值。这也有助于节省布局和物料清单(BOM)成本。然而，并非所有的电容“生来平等”，即使来源于同一供应商，其工艺、尺寸和样式也有差别。如果未使用正确的电容，则不论是采用多个电容还是采用几种不同类型的电容，其结果都会给PDS带来反作用。放置电容或者使用不同的电容工艺和型号都有可能形成电感环路，它们将对系统内的频率做出不同响应以及彼此之间发生谐振(图5)。了解系统所用电容类型的频率响应非常重要。随便选用电容会让设计低阻抗PDS系统的努力付诸东流。要设计出合格的PDS，需要使用各种电容(再见图4)。PCB上使用的典型电容值只能将直流或者接近直流的约500MHz频率范围内的阻抗降低。在500MHz以上时，电容将由PCB形成的内部电容决定。电源平面和接地平面是否叠置得足够紧密？为此，请设计一个支持较大平面电容的PCB层叠结构。例如，六层堆叠结构可能包含顶部信号层、第一接地层、第一电源层、第二电源层、第二接地层和底部信号层。规定第一接地层和第一电源层在层叠结构中彼此靠近。将这两层的间距设定为2~4mil，将形成一个固有的高频平面电容。
此