文档介绍：低功耗复****br/>I 简答题：
简述低功耗设计的重要性：
节约能源、封装成本(随着集成度、工作频率的不断提高，使得功耗激增，封装与冷
却问题日益严重)、可靠性(高功耗产生高热，高温使得故障率提高)；
简述各种功耗产生原理：
IC功耗=动态功耗+静态功耗；
动态功耗=翻转功耗+短路功耗；
翻转功耗=由于电路翻转所致的功耗
P鳩=E翅 _ 仗=『応⑴V訥-f iVdd (t)Vl>uldt =笔債 * KC0UtVdd2f
短路功耗=卩，N管同时导通所引起的短路电流所致功耗
Pshon=K^(Vdd-2Vth)3fT；
静态功耗=卩”结漏电功耗+亚阈电流功耗，
p = [ y = (t +[ ) V
leakage leakagev dd ' diode subthresholdy dd
概述总线翻转编码(Buss-Inverting)；总线翻转编码降低的功耗比例：
当t-1时刻总线上的数据B(t-D与t时刻要传输的数据b (t)之间的海明距离H “ 小于等于N/2 (N总线宽度)时传原码，大于N/2时传反码，增加一条线INV用于标 志总线上传的是原码还是反码，传原码时INV=0,传反码时INV=1；
由于是当某位发生跳变概率大于50%时才传反码，且N/2 (N为总线宽度)个左 右的跳变次数出现概率最高，故峰值功耗减小50%,但平均功耗的降低<25%,且 总线越宽平均功耗降低的比例越小
简述功耗估算的两种方法，及其优缺点：
电路模拟方法:优点是简单精确；缺点是速度慢，分析规模有限，与输入激励有关；
概率方法:优点是与输入激励无关，速度快规模大；缺点是精度差，只能分析动态功耗
简述在什么样的电路中适合采用门控时钟技术(Clock Gating)：
在某些时钟周期内，寄存器不工作的电路；2,具有同步控制信号、同步装载、同步 复位的电路；3,具有大量寄存器的电路
(6)简述采用多电压域设计的理山，采用电平转换(Level Shifter)的理山:
在SOC中部分性能要求不尽相同，可工作在不同电压下，性能要求高的工作在高电 压域，要求低的可工作在低电压域，如果采用多电压域的话可大大降低功耗；
在高推低时，电路虽然可以工作，但时序不准，需要LS,在低推高时，可能出现 PN管同时导通，所以必须采用LS
简述 Power-Gating 与 Clock-Gating 的不同：
Clock-Gating只关断时钟，且只能节省动态功耗，而静态功耗不变；2, Power-Gating 是关断电源，既能降低动态功耗，又能降低静态功耗，但不能降低开关管漏电功耗
在有限状态机状态赋值算法的目标函数是什么，解释其意义：
b Y = min(》^jH(S,Sj)), P表示从Si到Sj状态的概率，H表示状态Si, Sj之间 的海明距离即异或值中1的个数；2,目标是所有状态的现状态到下一状态的跳变概率 与跳变位数乘积之和的最小化
一种双门限电压技术——双阈值设计技术(Dual Threshold)是如何达到既保持电路 速度，又能降低功耗：
对于高速翻转的关键路径电路采用低阈值电路，以保证速度，对于非关键路径电路采 用高阈值电路，减少漏流，以降低静态功耗
简述静态CMOS电路、动态MOS电路和传输门电路的优劣：
b CMOS电