文档介绍：吉林建筑工程学院
电气与电子信息工程学院
《DSP芯片原理及应用》课程设计报告
设计题目:TMS320C54x和8051系列主机
的通信系统设计
专业班级: 信科072
学生姓名: 刘海龙
学号: 10307212
指导教师: 迟耀丹王超
设计时间: -2011.
教师评语:
成绩评阅教师日期
TMS320C54x和8051系列主机的通信系统设计报告
一、课程设计目的
本次课程设计是对理论讲授的一个应用和补充的过程,通过此次课程设计一方面使我们对课堂所学TMS320C54x系列芯片的原理知识进一步巩固和验证、对未学知识做一个补充,另一方面也增加了我们的感性认识,有助于加深对未学知识的理解,同时锻炼学生的实际动手能力和分析问题解决问题的能力。
二、课程设计的内容
利用TI公司的DSP芯片TMS320C54x的主机接口模板(HPI),设计与8051系列主机间的通信系统。实现TMS320C54x和主机间的通信。
三、课程设计的要求
1、达到能力要求:
(1)设计合理的供电系统。
(2)能正确复位。
(3)设计合理的振荡系统。
(4)利用HPI模块实现8051系列芯片为主机,TMS320C54x为协处理器进行通信的硬件原理。
(5)设计主机控制软件和TMS320C54x系统软件实现通信。
2、提交的设计材料要求:
要求提交一份设计报告,要求如下:
(1)用Protel画出硬件电路图,包括自行扩展电路。
(2)写出主机控制软件和TMS320C54x系统软件的详单。
(3)写出课程设计过程中的问题、解决问题的办法,现象。
(4)字迹工整,文句通顺,正文用宋体小四字,行间距为28磅,标题一律用黑体四号字。
(5)报告要用A4纸打印,字数要求10页以上,为统一封皮,装档上交,封皮格式见附录一。
四、总体设计方案
中断电路
8051
系列芯片
系统框图
中断电路
复位电路
电源电路
时钟电路
74LVC16245A
芯片
TMS320C54x
芯片
复位电路
时钟电路
图1 总体系统框图
五、硬件系统设计
TMS320C54x系列DSP简介
TI公司在原来已被人们熟知的TMS320C1X、TMS320C25、TMS320C3X/4X、TMS320C5X、TMS320C8X的基础上发展了三种新的DSP系列,它们是:TMS320C2000、TMS320C5000、TMS320C6000系列,成为当前和未来相当长时期内TI DSP的主流产品,前面提到的那些老型号产品均将被这三种新系列产品替代。C54x 包的总线结构括8 条16 比特宽度的总线,其中:一条程序总线(PB),三条数据总线(CB、DB、EB) ,四条地址总线(PAB CAB DAB EAB)。
图2 TMS320C5402芯片引脚
C5402的CPU 结构包括:
(1) l40比特的ALU ,其输入来自16比特立即数、16比特来自数据存储器的数据、暂时存储器、T中的16比特数、数据存储器中两个16比特字、数据存储器中32比特字、累加器中40比特字。
(2) l2个40比特的累加器,分为三个部分,保护位(39-32 比特)、高位字(31-16比特)、低位字(15-0 比特)。
(3)l桶型移位器,可产生0到31比特的左移或0到16比特的右移。
(4)l7x17比特的乘法器
(5)l40比特的加法器
(6)l比较选择和存储单元CSSU
(7)l数据地址产生器DAGEN
(8)l程序地址产生器PAGEN
C5402的外设包括
(1)l通用I/O 引脚,XF 和BIO
(2)l定时器
(3)l PLL 时钟产生器
(4)l HPI 口8 比特或16 比特
(5)l同步串口
(6)l带缓存串口BSP
(7)l多路带缓存串口McBSP
(8)l时分复用串口TDM
(9)l可编程等待状态产生器
(10)l可编程bank switching 模块
(11)l 外部总线接口
(12)l 标准JTAG 口依赖其并行的工艺特性和片上RAM 双向访问的性能,在一个机器周期内,C54x 可以执行4 条行并行存储器操作:取指令,两操作数读,一操作数写。
使用片内存储器有三个优点:高速执行(不需要等待),低开销,低功耗。
C5402程序存储区有片内ROM 、DARAM、 SARAM ,这些区域可以通过软件配置到程序空间。当地址落在这些区域内,自动对这些区域进行访问,当地址落在这些区域以外,自动产生对外部存储器的访问。
片内ROM( 4K 16K 24K 28K 或48K 字)可能包括的